一种用于混合集成电路寿命预计试验的测试芯片及应用

摘要

本发明公开了一种用于混合集成电路寿命预计试验的测试芯片及应用，包括基底，所述基底的中心区域设置有用于模拟芯片发热的加热PN结，且所述加热PN结还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元，每组所述菊花链单元包括两个电连接的菊花链Pad，任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等。以不同工艺方式对该芯片进行组装，可准确模拟混合集成电路各类应用场景，通过对各类参数进行监测，便可建立电路在工作过程中应力条件与工作时间的失效物理模型，为定量评估各类表贴及键合界面退化可靠性提供方法，同时也为改进SMT及引线键合工艺、延长混合集成电路产品寿命提供依据。