首页> 中国专利> 用于III-N晶体管的单块集成的半导体结构与蚀刻技术

用于III-N晶体管的单块集成的半导体结构与蚀刻技术

页面导航

摘要

公开了用于在公共衬底上单块集成具有不同阈值电压的多个III‑N晶体管的半导体结构。一种半导体结构，所述半导体结构包括盖层，所述盖层包括多个选择性蚀刻子层，其中每个子层相对于紧接在下方的所述子层可选择性地蚀刻，其中每个子层包含III‑N材料Al

1. 用于III-N晶体管的单块集成的半导体结构与蚀刻技术 [P] . 中国专利： CN108886052A . 2018-11-23
2. 使用应变硅用于集成PMOS和NMOS晶体管的单掩模设计方法和结构 [P] . 中国专利： CN1959959A . 2007-05-09
3. Semiconductor structure and etch technique for monolithic integration of III-N transistors [P] . 美国专利： US9502535B2 . 2016-11-22

机译：用于III-N晶体管单片集成的半导体结构和蚀刻技术
4. SEMICONDUCTOR STRUCTURE AND ETCH TECHNIQUE FOR MONOLITHIC INTEGRATION OF III-N TRANSISTORS [P] . 欧洲知识产权局专利： EP3440704A4 . 2020-03-25

机译： III-N晶体管的单体集成的半导体结构和蚀刻技术
5. SEMICONDUCTOR STRUCTURE AND ETCH TECHNIQUE FOR MONOLITHIC INTEGRATION OF III-N TRANSISTORS [P] . 欧洲知识产权局专利： EP3440704A1 . 2019-02-13

机译： III-N晶体管的单体集成的半导体结构和蚀刻技术