用于印刷电路板的层-层配准试样

摘要

公开了一种用于使用电阻测量来确定PCB的内部层的配准不良的方法和装置。在一个实施例中，一种方法包括测量包括至少一个印刷电路板PCB(15)的PCB面板(10)上的第一配准试样的第一中心端子和第一外围端子之间的第一电阻。该方法还包括测量第一配准试样的第一中心端子和第二外围端子之间的第二电阻，其中第一外围端子和第二外围端子与PCB的第一内部层相关联。然后计算第一电阻和第二电阻之间的差值。然后，基于这个差值，如果存在第一内部层沿着第一轴的任何配准不良，则做出对该配准不良的距离的确定。

说明书

技术领域

本公开针对印刷电路板(PCB)，并且更具体地针对用于确定PCB的层之间的配准的方法和结构。

背景技术

现代PCB通常包括多个不同的层。给定的PCB设计可以包括至少一个接地平面、至少一个电压平面和用于传送信号的至少一个层。PCB经常会具有多个信号层，并且在很多情况下具有电源平面和接地平面的多个实例，特别是对于用于更复杂的系统中的PCB尤其如此。

在制造具有多个层的PCB时，确保层之间的适当对准(被称为配准或层-层配准)是需要考虑的重要因素。在各种制造过程中，由于诸如热膨胀和收缩等因素，层-层配准可能变得不对准。因此，检查以确保层-层配准在预定的容差内对确保PCB质量是重要的。存在多种方法来确定PCB的层-层配准。

发明内容

公开了一种用于使用电阻测量来确定PCB的内部层的配准不良的方法和装置。在一个实施例中，一种方法包括测量包括至少一个印刷电路板PCB的PCB面板上的第一配准试样的第一中心端子和第一外围端子之间的第一电阻。该方法还包括测量第一配准试样的第一中心端子和第二外围端子之间的第二电阻，其中第一外围端子和第二外围端子与PCB的第一内部层相关联。

然后确定第一电阻和第二电阻之间的差值。基于这个差值，如果存在第一内部层沿着第一轴的任何配准不良，则做出对该配准不良的距离的确定。

在一个实施例中，印刷电路板PCB面板包括至少一个PCB，其中PCB面板包括多个内部层。PCB面板还包括第一配准试样，该第一配准试样包括中心端子和围绕中心端子的多个外围端子。多个外围端子被分组成对，每对外围端子在多个内部层的对应的一个内部层上电耦合到中心端子。中心端子可接入用于执行中心端子自身和多个外围端子中的任何一个外围端子之间的电阻测量。外围端子包括第一对端子，可接入用于如果存在多个内部层中的第一内部层沿着第一轴的任何配准不良，则确定该配准不良。外围端子还包括第二对端子，可接入用于如果存在多个内部层中的第二内部层沿着第二轴的任何配准不良，则确定该配准不良。应当注意的是，对于一个实施例，没有在内部层上为中心端子提供焊盘。相反，穿过配准试样的中心的迹线通过钻孔被大致减半。另一方面，利用自身对配准不良不敏感的大焊盘来实现外围端子。

附图说明

在阅读以下具体实施方式并参考附图之后，本公开的其它方面将变得显而易见，现在将在下面描述附图。

图1是具有多个PCB和多个配准试样的PCB面板的一个实施例的图。

图2是图示配准试样和伴随的DC电阻试样的一个实施例的多个俯视图的图。

图3是图示配准试样的一个实施例的附加视图的图。

图4示意性地图示了在配准试样的一个实施例上执行4-线开尔文(Kelvin)电阻测量。

图5是图示用于确定PCB的内部层沿着两个不同轴的配准不良的方法的一个实施例的流程图。

虽然本文公开的主题容许各种修改和替代形式，但是其具体实施例在附图中通过示例的方式示出并且将在本文详细描述。但是，应该理解的是，附图和对附图的描述不旨在限于所公开的特定形式，而是相反地，将覆盖落入由所附权利要求限定的本公开的精神和范围内的所有修改、等同物和替代物。本文使用的标题仅用于组织的目的，并不意味着用于限制描述的范围。如在整个申请中所使用的那样，词语“可以”用于容许的意义(即，意味着具有潜力)而不是强制性意义(即，意味着必须)。类似地，词语“包括”意味着包括但不限于。

各种单元、电路或其它部件可以被描述为“被配置为”执行一个或多个任务。在这种上下文中，“被配置为”是一般地意味着“具有”在操作期间执行一个或多个任务的“电路系统”的结构的广义叙述。因此，即使当单元/电路/部件当前未打开时，单元/电路/部件也可以被配置为执行该任务。通常地，形成对应于“被配置为”的结构的电路系统可以包括硬件电路。类似地，为了描述的方便，各种单元/电路/部件可以被描述为执行一个或多个任务。这样的描述应该被解释为包括短语“被配置为”。叙述被配置为执行一个或多个任务的单元/电路/部件明确地不是要对那个单元/电路/部件触发35 U.S.C.§112，段(f)(或AIA之前的第6段)解释。

具体实施方式

现在转到图1，示出了具有多个PCB的PCB面板的俯视图。在图示的示例中，PCB面板10包括两个PCB 15，尽管其它实施例可以包括更多数量的PCB或少至一个PCB。该图表示在从分离件17分离之前的PCB 15的制造的最后阶段。在分离之后，PCB 15可以具有安装在其上的部件以形成印刷电路组件(PCA)。

示出的实施例中的PCB 15中的每一个具有多个导电层，这些导电层通过介电层彼此分离。导电层可以包括电源平面(例如，从其分配供给电压的金属层)、接地/参考平面以及一个或多个信号层，在信号层中实现信号迹线以在随后组装的PCA上安装的部件之间传送信号。在制造期间，在通过切割和/或钻孔来形成PCB 15自身的轮廓的操作之前，整个PCB面板10被制造成具有以上提到的各层。因此，PCB 15的每个导电层和每个介电层也存在于分离件17中。

在各种制造过程期间，一些内部导电层可能变得不对准。PCB中的层的对准被称为配准(registration)，因此，不对准可以被称为配准不良(misregistration)。如果配准不良足够严重，则PCB可能变得不可用。此外，即使当配准不良没有严重到足以使PCB不可用时，确定存在的配准不良的量和方向仍然可能是有用的。这有助于改进制造工艺并随后使得能够制造甚至更复杂的PCB。为了帮助确定PCB 15的内部导电层的配准不良(如果存在任何配准不良的话)，PCB面板10包括多个试样(coupon)20。在这个示例中，试样被放置在分离件17上以将PCB自身上空间保留用于部件占用。然而，如这个示例所示，除了在分离件之外或代替分离件之外，有可能并且考虑可以在PCB自身上实现这样的试样20。

如下面进一步讨论的，PCB面板10上示出的试样20各自包括两个单独的试样。第一试样(即DC电阻试样)用于确定各层中的每一层上的导电材料的电阻率(就电阻/单位距离而言)。第二试样(即配准试样)用于确定各层中的每一层沿着特定轴(例如，沿着x轴或y轴)的配准不良。在这个特定实施例中，对于每个PCB 15，存在两个试样20。通过对于每个PCB使用两个试样20，对于对应的PCB 15(例如，最接近试样20的PCB)的每一层，配准不良是沿着x轴和y轴二者的。

确定给定层沿着特定轴的配准不良可以使用电阻测量来确定。在DC电阻试样上进行第一组电阻测量以确定给定层的电阻率。第二组电阻测量用于确定给定层沿着特定轴的配准不良。在确定电阻率之后，可以使用配准试样对给定层进行两次单独的电阻测量。使用配准试样进行的电阻测量之间的差值与先前确定的电阻率组合可以使得确定沿着特定轴的配准不良的大小和方向。

图2是图示配准试样和伴随的DC电阻试样的一个实施例的多个俯视图的图。更具体地，图2进一步图示了复合试样20以及形成复合试样的配准试样22和DC电阻试样24。应当注意的是，有可能并且考虑以下实施例：其中彼此分离地实现(一个或多个)配准试样22和DC电阻试样24，而非在如这里所示的复合试样20上实现(一个或多个)配准试样22和DC电阻试样24的实施例。此外，虽然如这里所示的复合试样20包括两个配准试样22(以使得能够针对与其相关联的每一层沿着X轴和Y轴测量)，但是在其它实施例中，配准试样22的数量可以不同。应当注意的是，配准试样22和DC电阻试样24中的迹线的宽度可以基本上相同，以便紧密地匹配它们各自的电阻率值，并且这里的附图不是按比例绘制的。

复合试样20以及配准试样22的一个重要方面是它们的小尺寸。例如，配准试样22的一个实施例在一侧上不超过0.15”(英寸)。由于各种原因，这比在PCB/PCB面板上实现的许多其它试样小得多。此外，在一个实施例中，复合试样20是0.3”×1.0”。由于小尺寸，可以使得在PCB面板上找到放置配准试样22(以及在一些情况下复合试样20)的位置明显更容易。

在示出的实施例中，配准试样22包括中心端子和多个外围端子。外围端子中的每一个与特定的层和特定的轴相关联。而且，外围端子被分组成对。例如，在图示的示例中，左上方和右下方的外围端子与实现配准试样22的PCB面板的层2上的y轴相关联。类似地，左中间和右中间的外围端子与PCB的层4上的x轴相关联。这里示出的配准试样22的实施例被配置为用于确定两层(层3和层4)沿着x轴的配准不良以及两层(层2和层5)沿着y轴的配准不良。应当注意的是，被配置为使得能够确定更多或更少数量的层的配准不良的配准试样的实施例是可能的并且考虑的。因此，在这些替代实施例中，外围端子的数量也可以不同。

在示出的实施例中，中心端子电耦合到外围端子中的每一个，并且因此延伸穿过与配准试样22相关联的每一层。外围端子中的每一个和中心端子通过对应的过孔(via)或电镀通孔(PTH)从板的外面部分可外部接入。对于给定的层，除了过孔/PTH之外，配准试样22的导电材料主要在该层上实现。例如，与图2的示例性配准试样22中的层2相关联的导电材料主要在层2上实现，但是通孔/PTH允许对该层的外部电接入。

在示出的实施例中，DC电阻试样22包括用于确定四个不同层(即，层2、层3、层4和层5)的电阻率的信号迹线。在每个电路迹线中存在多个不同的端子，以允许进行多个电阻测量。这些电阻测量可以用于确定对应层的电阻率或每单位距离的电阻量。例如，可以以欧姆/密耳为单位来确定电阻率，其中1密耳＝0.001英寸。

图3是图示配准试样的一个实施例的附加视图的图。更具体地，图3进一步图示了图2中引入的配准试样22的实施例。如上所述，在本文所讨论的实施例中，配准试样22被配置为使得能够确定四个不同层(即，层2、层3、层4和层5)的配准不良。对于层2和层5，可以确定沿着y轴的配准不良，而对于层3和层4，可以确定沿着x轴的配准不良。在典型的PCB面板上，将实现配准试样的单独实例来确定层2和层5沿着x轴的配准以及层3和层4沿着y轴的配准。

在配准试样22的特定实例中，沿其确定特定层的配准不良的轴由外围端子之间的路径沿其穿过中心端子的轴来确定。例如，图2中示出的配准试样22的实例由于外围端子之间的路径沿着y轴穿过中心端子的事实，使得能够确定层2沿着y轴的配准不良。类似地，层3的外围端子之间的路径沿着x轴穿过中心端子，并且因此配准试样22的这个特定实例可以用于确定层3沿着x轴的配准不良。

在确定特定层的电阻率之后，可以如下确定给定层的配准不良。对于给定层，可以在配准试样的中心端子和对应的外围端子之间执行第一电阻测量。然后在该层的中心端子和另一个外围端子之间执行第二电阻测量。一个电阻读数对应于沿着感兴趣的轴在正方向上的移动，而另一个电阻读数对应于沿着感兴趣的轴在负方向上的移动。例如，如图3所示，中心端子和左上方端子之间的电阻读数对应于层2沿着y轴在正方向上的移动。中心端子和右下方端子之间的电阻读数对应于层2沿着y轴在负方向上的移动。

在取得电阻读数之后，计算它们之间的差值并且除以二。如果结果为正，则结果指示该层沿着感兴趣的轴在正方向上的配准不良。负的结果指示该层沿着感兴趣的轴在负方向上的配准不良。结果的大小指示沿着感兴趣的轴在所指示的方向上的移动量。结果为零指示该层沿着感兴趣的轴没有配准不良。

可以针对与给定PCB相关联的PCB面板上的每个试样执行上述过程，并且可以做出关于每一层沿着x轴和y轴二者的配准不良(如果存在任何配准不良的话)的确定。对于如图2和图3所示的给定试样，由于仅确定给定层沿着一个轴的配准不良，因此提供配对配准试样，该配对配准试样使得能够确定沿着另一个轴的配准不良。

为了获得更高的准确度，所执行的电阻测量可以是4-线开尔文电阻测量。这在图4中示意性地图示。在示出的示例中，电压表52连接在中心端子和外围端子中的一个之间。包括电源56和电流表54的串联电路连接在中心端子和外围端子之间的电阻两端。中心端子和外围端子之间的电阻两端的电压降由电压表测量，而通过相同路径的电流由电流表测量。然后将电压除以电流以确定电阻。这些读数可以为测量电阻提供更高的准确度，并且因此在确定各层的配准不良时提供更高的准确度。

现在转到图5，示出了图示用于确定PCB的内部层的配准不良的方法的一个实施例的流程图。可以使用以上所讨论的试样以及未在本文明确公开的试样的各种实施例来执行方法500。此外，应当注意的是，方法500针对确定一层沿着一个轴的配准不良，但是可以根据需要重复许多次以确定任何数量的层沿着多个轴的配准不良。

方法500从确定感兴趣的层的电阻率(每单位距离的欧姆数)开始(方框505)。可以通过在对应于感兴趣的层的DC电阻试样的一部分上执行一个或多个电阻测量来做出该确定。

为了确定感兴趣的层的配准不良，在配准试样的中心端子和与感兴趣的层对应的第一外围端子之间进行第一电阻测量(方框510)。随后，在与感兴趣层对应的第二外围端子和中心端子之间进行第二电阻测量(方框515)。第一电阻测量和第二电阻测量中的一个对应于沿着感兴趣的轴在正方向上的配准不良，而另一个测量对应于沿着感兴趣的轴(例如，x轴或y轴)在负方向上的配准不良。

在取得配准试样上的电阻读数之后，确定第一电阻和第二电阻之间的差值(方框520)，并且差值也可以除以二。然后可以使用基于从DC电阻试样获得的电阻读数确定的电阻率将该结果转换成距离。最终结果产生感兴趣的层沿着感兴趣的轴的配准不良的距离，而配准不良的方向由最终结果的符号确定(方框525)。

如前所述，可以根据需要重复方法500。例如，如果上述测量确定感兴趣的层沿着x轴的配准不良，则可以使用另一个配准试样来重复该方法以确定该感兴趣的层沿着y轴的配准不良。

一旦完全理解上述公开内容，许多变化和修改对于本领域技术人员将变得显而易见。旨在将以下权利要求解释为包含所有这些变化和修改。