法律状态公告日
法律状态信息
法律状态
2020-01-14
授权
授权
2018-03-30
实质审查的生效 IPC(主分类):H01L29/792 申请日:20171106
实质审查的生效
2018-03-06
公开
公开
技术领域
本发明属微电子器件及其材料领域，涉及一种双向阶梯能带存储氧化物及其在非易失性存储器件中的应用。
背景技术
随着传统的浮栅型非易失性存储器特征尺寸逐渐接近其物理极限，寻找新型存储结构成为研究的热点，主要集中在寻找低功耗和高存储密度的固态存储器，例如可用于相机、手机和计算机上的存储设备。在众多非易失性存储器候选结构中，硅-氧化物-氮化物-氧化物-多晶硅(SONOS)型电荷存储器作为最具发展前景的存储结构得到广泛地研究，其中紧接着硅的氧化物作为隧穿氧化物，氮化物作为存储层，紧挨着多晶硅电极的氧化物作为阻挡氧化物。但是，传统的氮化物(Si3N4)作为存储层面临陷阱态密度不高，电荷存储密度较低和浅能级缺陷态密度较高等问题，导致存储电荷容易损失。这就需要我们在传统SONOS类型存储结构基础上，开发下一代非易失性存储器件。高介电常数(high-k)材料代替Si3N4作为存储氧化物，不仅能产生高电场通过隧穿氧化物和较大的缺陷态密度，而且由于与硅衬底之间较小导带补偿产生校正的Fowler-Nordheim隧穿。
在众多解决方案中，提高器件中深能级缺陷态密度和改变存储氧化物能带结构成为众多半导体器件领域工作者研究的重点。从提高缺陷态密度角度考虑：电荷俘获型存储器件中，电荷主要被存储氧化物中的缺陷态俘获，缺陷态密度越高，存储密度越高，而材料内部的晶界处，缺陷态密度较其他位置要高。从改变存储氧化物能带角度考虑：在数据保持状态下，被存储氧化物俘获的电荷，在指向隧穿氧化物和阻挡氧化物两个方向上应该具有较高的能带补偿；在器件写入或擦除状态下，衬底导带中的电荷到达存储氧化物导带的距离应该要小。综合以上几点考虑，我们发明了一种具有双向阶梯能带存储氧化物的电荷俘获型存储器件及其制备方法。借助原子层沉积系统方法，在硅衬底上顺序生长隧穿氧化物、叠层存储氧化物和阻挡氧化物，其中叠层存储氧化物分为九层，通过原子层沉积系统控制存储氧化物中每一层中组分的生长次序和沉积循环次数，改变每一层的禁带宽度，形成由存储氧化物指向隧穿氧化物和阻挡氧化物的双向阶梯能带结构，达到提高器件缺陷态密度和改变存储氧化物能带的目的，进一步实现器件存储性能的提高。
发明内容
本发明提供了一种具有双向阶梯能带存储氧化物的电荷俘获型存储器件的制备方法，操作简单，存储氧化物中双向阶梯能带容易控制。
本发明还提供上述制备方法得到的电荷俘获型存储器件在信息存储和非易失性半导体存储器件中的应用。
所述具有双向阶梯能带存储氧化物的电荷俘获型存储器件的制备方法包括以下步骤：
a)将经过丙酮和氢氟酸清洗的衬底材料，放置在原子层沉积系统腔体的托盘上，然后利用原子层沉积系统在衬底表面生长一层SiO2作为隧穿氧化物，其中SiO2前驱体为三(二甲胺基)硅烷(SiH[N(CH3)2]3)，H2O作为氧源，沉积腔内温度为300±25℃，如图1(a)所示；
b)利用原子层沉积系统在隧穿氧化物表面生长一叠层薄膜结构作为存储氧化物，该叠层结构包含顺序生长的九层薄膜，其中每一层薄膜生长顺序为[M]m[SiO2]n[M]m[SiO2]n，其中M>2O3、ZrO2、HfO2中任意一种，m和n代表原子层沉积过程中脉冲循环的次数，顺序为：先生长m个循环的M，接着生长n个循环的SiO2，再生长m个循环的M，最后生长>2；不同的M，前驱体可在三[N，N-双(三甲基硅基)胺]镧(La(N(Si(CH3)3)2)3)、四氯化锆(ZrCl4)、四氯化铪(HfCl4)中选择，SiO2前驱体为三(二甲胺基)硅烷(SiH[N(CH3)2]3)，H2O>1[SiO2]4[M]1[SiO2]4，m＝1，n＝4，第二层[M]2[SiO2]3[M]2[SiO2]3，m＝2，n＝3，第三层[M]3[SiO2]2[M]3[SiO2]2，m＝3，n＝2，第四层[M]4[SiO2]1[M]4[SiO2]1，m＝4，n＝1，第五层[M]5[SiO2]0[M]5[SiO2]0，m＝5，n＝0，第六层[M]4[SiO2]1[M]4[SiO2]1，m＝4，n＝1，第七层>3[SiO2]2[M]3[SiO2]2，m＝3，n＝2，第八层[M]2[SiO2]3[M]2[SiO2]3，m＝2，n＝3，和第九层>1[SiO2]4[M]1[SiO2]4，m＝1，n＝4，如图1(b)所示；
c)利用原子层沉积系统在之前形成的叠层存储氧化物表面生长一层SiO2作为阻挡氧化物，前驱体为三(二甲胺基)硅烷(SiH[N(CH3)2]3)，H2O作为氧源，沉积腔内温度为300±25℃，并将上述制备的结构原位保温2-3小时，如图1(c)所示；
d)利用脉冲激光沉积方法在SiO2阻挡氧化物表面生长一层TaN作为上电极，将银胶涂抹在硅衬底背面作为下电极，如图1(d)所示；
作为常识，为了能够起到提高存储器件性能以及缩小器件尺寸的目的，SiO2隧穿氧化物的厚度应控制在1-4nm，SiO2阻挡氧化物的厚度应控制在15-20nm，TaN上电极的厚度应该控制在100-200nm；衬底材料可选择GaAs、GaN、Ge、Si，优选Si。
上述制备的电荷俘获型存储器件包含顺序连接的隧穿氧化物、存储氧化物和阻挡氧化物，利用拥有九层薄膜的叠层结构作为存储氧化物，控制每一层薄膜中M和SiO2的沉积循环次数，而且所选M与SiO2相比，具有较小的禁带宽度(La2O3、ZrO2、HfO2和SiO2的禁带宽度分别为4.3eV、7.8eV、5.eV>2的沉积循环次数逐渐减小，从第五层至第九层，M的沉积次循环数逐渐减小，SiO2的沉积循环次数逐渐增加，第五层为纯M薄膜，由于M的禁带宽度小于SiO2，因此待原子扩散充分后，在第五层指向隧穿氧化物和阻挡氧化物两个方向上，随着每一层SiO2沉积循环次数的增加，每一层薄膜的禁带宽度逐渐增加，形成阶梯状能带结构，即形成叠层存储氧化物的双向阶梯能带，如图2所示。
上述制备方法所得具有双向阶梯能带存储氧化物的电荷俘获型存储器件在编写速度方面的应用，可以用器件在写入状态下的能带结构解释，如图3所示：
在器件结构的TaN栅极施加正向电压，电场指向衬底方向，导致器件的能带倾斜。电子在电场力的作用下，穿过隧穿氧化物，进入存储氧化物。对于具有叠层存储氧化物的器件，如图3(a)所示，器件具有双向阶梯能带，以致电子到达存储氧化物导带的距离比单一氧化物存储层小(如图3(b))，从而提高器件的编写速度；另外，在电场力的作用下，电子具有继续向阻挡氧化物方向运动的趋势。然而由于双向阶梯能带的存在，电子需要穿过叠层结构才能到达阻挡氧化物，减小了电子在阻挡氧化物方向泄露的几率，进而提高了器件的写入速度，如图3(a)所示。而单一存储氧化物能带，电子则无需穿过叠层结构，便可到达阻挡氧化物，提高了电子泄漏的几率，降低了写入速度，如图3(b)所示。
上述制备方法所得具有双向阶梯能带存储氧化物的电荷俘获型存储器件在数据保持状态下的应用，可以用器件在数据保持状态下的能带结构解释，如图4所示：
器件采用叠层氧化物作为存储结构，层与层之间的界面存在大量深能级缺陷态。进入存储结构的电子被界面处的缺陷俘获，提高了器件的存储密度；另外，电荷存储器件在数据保持状态下的电荷损失机制为电荷受热激发作用进入存储结构导带，然后穿过隧穿氧化物到达衬底导带两步。从图4(a)中可以看出，由于采用叠层结构，被界面缺陷态俘获的电荷受激发进入导带后，向隧穿氧化物泄漏的过程中，穿过的薄膜厚度不同，越靠近叠层结构中间的被俘获电荷，需要穿过的距离大，除叠层结构中第一层界面处的电荷，其他界面处存储的电荷回到衬底导带需要穿过的距离均要大于隧穿氧化物的厚度，因此器件的数据保持能力得到改善。存储电荷向阻挡层方向的泄漏过程与上述过程相同。而采用单一氧化物(M)薄膜作为存储氧化物的存储器件，存储氧化物中具有较低的缺陷态密度，电荷存储密度难以得到提高；另外，存储氧化物具有一致的禁带宽度，电荷受热激发进入存储氧化物导带后，向隧穿层泄漏的过程中，电荷仅需穿过隧穿氧化物，因此数据保持性能较叠层存储氧化物要差，如图4(b) 所示。
图5为具有叠层结构存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n和单一存储氧化物La2O3的电荷俘获型存储器件+8V操作电压下，不同写入时间的电荷存储窗口。从图中可以看出，具有叠层结构存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n的器件在相同操作时间下，具有最大的电荷存储窗口。这主要是因为，叠层存储氧化物的器件具有双向阶梯能带，电子到达存储氧化物导带的距离比单一氧化物存储层小，从而提高器件的编写速度；另外，双向阶梯能带的存在，减小了电子在阻挡氧化物方向泄露的几率，进而提高了器件的写入速度。
图6为具有叠层结构存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n和单一存储氧化物La2O3的电荷俘获型存储器件在写入操作后，切断电源，经过10000秒(s)的电荷损失图。从图中可以看出，基于叠层结构存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n的存储器件，在相同保持时间下，具有最小的电荷损失量。由于采用叠层结构，被界面缺陷态俘获的电荷受激发进入导带后，向隧穿氧化物泄漏的过程中，穿过的薄膜厚度不同，越靠近叠层结构中间的被俘获电荷，需要穿过的距离大，除叠层结构中第一层界面处的电荷，其他界面处存储的电荷回到衬底导带需要穿过的距离均要大于隧穿氧化物的厚度，因此器件的数据保持能力得到改善。而采用单一氧化物薄膜La2O3作为存储氧化物的存储器件，La2O3中缺陷态密度比叠层结构小，电荷存储密度难以得到提高；再者，存储氧化物具有一致的禁带宽度，电荷受热激发进入存储氧化物导带后，向隧穿层泄漏的过程中，电荷仅需穿过隧穿氧化物，因此数据保持性能较叠层存储氧化物要差。
附图说明
图1：具有双向阶梯能带存储氧化物电荷俘获型存储器件的制备过程，a)利用原子层沉积系统生长隧穿氧化物；b)利用原子层沉积系统在之前生长的隧穿氧化物表面顺序生长叠层结构作为存储氧化物，通过每一层中M和SiO2的生长次序和循环次数，调控能带；c)利用原子层沉积系统在之前生长的叠层氧化物表面生长阻挡氧化物；d)利用脉冲激光沉积在阻挡氧化物表面生长TaN电极。
图2：具有双向阶梯能带存储氧化物电荷俘获型存储器件的能带结构。
图3：TaN电极施加正向电压的情况下，具有双向阶梯能带存储氧化物电荷俘获型存储器件写入状态下的能带结构，其中“●”代表电子。
图4：具有双向阶梯能带存储氧化物电荷俘获型存储器件数据保持状态下的能带结构，其中“●”代表电子。
图5：叠层存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n、单一存储氧化物La2O3基电荷俘获型存储器件的写入速度，其中操作电压为+8V。
图6：叠层存储氧化物[La2O3]m[SiO2]n[La2O3]m[SiO2]n、单一存储氧化物La2O3基电荷俘获型存储器件的数据保持能力，其中，x轴表示保持时间(单位为秒)，y轴表示电荷存储器件的电荷损失百分数。
具体实施方式
实施例1：具有叠层结构存储氧化物的电荷俘获型存储器件的制备过程如下：
a)将经过丙酮和氢氟酸清洗的衬底材料，放置在原子层沉积系统腔体的托盘上，然后利用原子层沉积系统在衬底表面生长一层2nm SiO2作为隧穿氧化物，其中SiO2前驱体为>3)2]3，H2O作为氧源，沉积腔内温度为300℃；
b)利用原子层沉积系统在隧穿氧化物表面生长一叠层薄膜结构作为存储氧化物，该叠层结构包含顺序生长的九层薄膜，其中每一层薄膜生长顺序为[La2O3]m[SiO2]n[La2O3]m[SiO2]n，>2O3，接着生长n个循环的SiO2，再生长m个循环的La2O3，最后生长n个循环的SiO2；La2O3前驱体为>3)3)2)3，SiO2前驱体为SiH[N(CH3)2]3，H2O作为氧源；顺序生长的九层薄膜中m>2O3]1[SiO2]4[La2O3]1[SiO2]4，m＝1，n＝4，第二层[La2O3]2[SiO2]3[La2O3]2[SiO2]3，m＝2，n＝3，第三层[La2O3]3[SiO2]2[La2O3]3[SiO2]2，m＝3，n＝2，第四层[La2O3]4[SiO2]1[La2O3]4[SiO2]1，m＝4，n＝1，第五层[La2O3]5[SiO2]0[La2O3]5[SiO2]0，m＝5，n＝0，第六层[La2O3]4[SiO2]1[La2O3]4[SiO2]1，>2O3]3[SiO2]2[La2O3]3[SiO2]2，m＝3，n＝2，第八层>2O3]2[SiO2]3[La2O3]2[SiO2]3，m＝2，n＝3，和第九层[La2O3]1[SiO2]4[La2O3]1[SiO2]4，m＝1，n＝4；
c)利用原子层沉积系统在之前形成的叠层存储氧化物表面生长一层15nm SiO2作为阻挡氧化物，前驱体为SiH[N(CH3)2]3，H2O作为氧源，沉积腔内温度为300±25℃，并将上述制备的结构原位保温3小时；
d)利用脉冲激光沉积方法在SiO2阻挡氧化物表面生长一层200nm>
实施例2：具有单一存储氧化物La2O3的电荷俘获型存储器件的制备过程如下：
a)将经过丙酮和氢氟酸清洗的衬底材料，放置在原子层沉积系统腔体的托盘上，然后利用原子层沉积系统在衬底表面生长一层2nm SiO2作为隧穿氧化物，其中SiO2前驱体为>3)2]3，H2O作为氧源，沉积腔内温度为300℃；
b)利用原子层沉积系统在隧穿氧化物表面生长单一存储氧化物La2O，前驱体为La(N(Si(CH3)3)2)3，循环次数为90，H2O作为氧源；
c)利用原子层沉积系统在之前形成的叠层存储氧化物表面生长一层15nm SiO2作为阻挡氧化物，前驱体为SiH[N(CH3)2]3，H2O作为氧源，沉积腔内温度为300±25℃，并将上述制备的结构原位保温3小时；
d)利用脉冲激光沉积方法在SiO2阻挡氧化物表面生长一层200nm>
机译： 以用于编程电荷俘获型介电存储器件的方式和方法来编程电荷俘获型介电存储器件
机译： 电荷俘获层，形成电荷俘获层的方法，使用该电荷俘获层的非易失性存储器件以及制造该非易失性存储器件的方法
机译： 在多层电荷俘获区中具有氘化层的非易失性电荷俘获存储器件
