首页> 中国专利> 一种控制扇出式系统级封装翘曲的方法

一种控制扇出式系统级封装翘曲的方法

摘要

本发明提出了一种控制扇出式系统级封装翘曲的方法,包括:在载板上形成胶合层;将至少两个功能性芯片和至少一个无功能性调节芯片贴合于所述胶合层上,功能性芯片的有源面朝下,所述功能性芯片与所述无功能性调节芯片以使封装体结构对称的方式排列。本发明在不增加工艺步骤和制造成本、不改变常规工艺制程的前提下,减小了系统级扇出封装过程中产生的晶圆级或板级翘曲以及单个封装体翘曲,提高了封装产品的良率。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-12-24

    授权

    授权

  • 2018-01-09

    实质审查的生效 IPC(主分类):H01L21/50 申请日:20170728

    实质审查的生效

  • 2017-12-15

    公开

    公开

说明书

技术领域

本发明涉及电子封装技术领域,具体涉及一种控制扇出式系统级封装翘曲的方法。

背景技术

扇出式封装技术受所采用的工艺及材料限制,其在制造过程中面临很多挑战,如晶片放置位置的精准度、焊点的热机械行为、胶体剥落现象及翘曲行为,其中翘曲行为制约着现有工艺的可实现性。

目前控制翘曲的工艺手段包括InFO-POP(集成扇出式封装体叠层)技术以及dielast(RDL first)技术。InFO-POP技术采用die first(face up)工艺流程,利用载板的刚性控制翘曲,确保工艺的可行性,然而与Die first(face down)工艺相比,InFO技术由于工艺步骤增加,制造成本也随之增加。die last(RDL first)技术也是通过晶圆载板刚性及加强晶圆刚性特征控制工艺过程中的翘曲度,然而,die last工艺比die first工艺增加了晶圆凸点加工、晶片到晶圆键合、清洗及填充胶填充与固化等步骤,并且,die last技术每项工艺都需要额外的材料、工艺设备等,因此die last技术比die first技术消耗更多的成本,良率也低。

发明内容

鉴于上述的分析,本发明基于Die first(face down)扇出工艺,提出了一种控制扇出式系统级封装翘曲的方法,用以解决现有控制翘曲的技术中工艺步骤多、制造成本高以及良率低的问题。

本发明的目的主要是通过以下技术方案实现的:

本发明提供一种控制扇出式系统级封装翘曲的方法,包括:在载板上形成胶合层;将至少两个功能性芯片和至少一个无功能性调节芯片贴合于所述胶合层上,功能性芯片的有源面朝下,所述功能性芯片与所述无功能性调节芯片以使封装体结构对称的方式排列。

在一个优选实施方式中,在所述封装体的各封装单元中,所述无功能性调节芯片的尺寸由各功能性芯片的尺寸、各功能性芯片的边缘到封装单元边缘的距离以及各功能性芯片之间的间隙决定。

在一个优选实施方式中,在所述封装体的各封装单元中,所述无功能性调节芯片的厚度与功能性芯片的最大厚度相同,所述功能性芯片和无功能性调节芯片到封装单元边缘的距离相等,所述封装单元边缘为与功能性芯片或无功能性调节芯片相邻的封装单元边缘。

在一个优选实施方式中,在一个封装单元中,所述功能性芯片为三个,包括尺寸为A1×B1×C1的第一芯片、尺寸为A2×B2×C2的第二芯片以及尺寸为A3×B3×C3的第三芯片,所述无功能性调节芯片为一个,尺寸为A4×B4×C4,其中,Ai、Bi和Ci分别代表功能性芯片或无功能性调节芯片的长度、宽度和厚度,i=1、2、3或4。

在一个优选实施方式中,所述第一芯片位于封装单元的左上方,所述第二芯片与第三芯片分别位于封装单元的左下方和右下方,无功能性调节芯片位于封装单元的右上方,所述第一芯片与第二芯片之间、第一芯片与无功能性调节芯片之间以及无功能性调节芯片与第三芯片之间的距离相等,均为x2,所述第二芯片与第三芯片之间的距离为x3。

在一个优选实施方式中,所述A1、A2、A3、A4、x2以及x3之间的关系为A4=A2+A3+x3-A1-x2,且B4=B1

在一个优选实施方式中,上述控制扇出式系统级封装翘曲的方法还包括:在载板贴有功能性芯片和无功能性调节芯片的一面形成封料层,进行封装固化;去除所述载板和胶合层;在功能性芯片和无功能性调节芯片裸露的一面形成金属再布线层;在金属再布线层上形成保护膜层;在保护膜层上形成暴露金属再布线层的开口;在所述开口内形成与所述金属再布线层连接的凸点下金属化合物;在所述凸点下金属化合物上形成焊球;将所述封装体进行切割,形成多个封装单元。

可选地,所述载板为圆形或方形。

可选地,所述封料层的材料为环氧树脂。

优选地,所述封料层的厚度与功能性芯片的厚度相同。

本发明技术方案,具有如下优点:

本发明提供的控制扇出式系统级封装翘曲的方法,包括在载板上形成胶合层,以及将至少两个功能性芯片和至少一个无功能性调节芯片贴合于所述胶合层上,使功能性芯片的有源面朝下,并使所述功能性芯片与所述无功能性调节芯片以使封装体结构对称的方式排列,相比于现有技术,在不增加工艺步骤和制造成本、不改变常规工艺制程的前提下,减小了系统级扇出封装过程中产生的晶圆级或板级翘曲以及单个封装体翘曲,提高了封装产品的良率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1为本发明实施例的控制扇出式系统级封装翘曲的方法的一个具体示例的流程图;

图2为本发明实施例的控制扇出式系统级封装翘曲的方法的一个具体示例的流程图;

图3为本发明实施例中功能性芯片与无功能性调节芯片的排列示意图;

图4(a)-图4(h)分别为本发明实施例的步骤S1-S6、S9、S10的示意图;

图5为本发明实施例中封装体在载板上的排布示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

在本发明的描述中,需要说明的是,术语、“上”、“下”、“左”、“右”、、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。

此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

在本发明的一个优选实施例中,提供一种控制扇出式系统级封装翘曲的方法,该方法流程图如图1所示,包括如下步骤:

S1:在载板1上形成胶合层2,如图4(a)所示。

可选地,上述载板1为圆形或方形,材质为玻璃或硅。

可选地,在载板1上形成胶合层2的方式为通过旋涂、喷涂、压合、印刷或溅射等方法将胶合层2涂覆在载板1上。

本实施例中,上述载板1的直径为300mm。

S2:将功能性芯片3和至少一个无功能性调节芯片4贴合于所述胶合层2上,如图4(b)所示,上述功能性芯片3的有源面朝下,功能性芯片3与无功能性调节芯片4以使封装体结构对称的方式排列。

可选地,上述功能性芯片3为有源芯片,数量为两个或多于两个。

优选地,在上述封装体的各封装单元中,无功能性调节芯片4的尺寸由各功能性芯片3的尺寸、各功能性芯片3的边缘到封装单元边缘的距离以及各功能性芯片3之间的间隙决定。

在本发明提供的一个具体的实施例中,各封装单元中,上述无功能性调节芯片4的厚度与功能性芯片3的最大厚度相同。

在本发明提供的一个具体的实施例中,封装体在载板1上的排布如图5所示,封装体在载板1上关于x轴和y轴对称,其中x轴、y轴均位于载板1横截面直径所在直线上,且互相垂直。

在本发明提供的一个具体的实施例中,上述封装单元中,所述功能性芯片3为三个,包括尺寸为A1×B1×C1的第一芯片、尺寸为A2×B2×C2的第二芯片以及尺寸为A3×B3×C3的第三芯片,所述无功能性调节调节芯片4为一个,尺寸为A4×B4×C4(其中,Ai、Bi和Ci分别代表功能性芯片3或无功能性调节芯片4的长度、宽度和厚度,i=1、2、3或4),三个功能性芯片3和一个无功能性调节芯片4的排列方式如图3所示;

上述功能性芯片3和无功能性调节芯片4到封装单元边缘的距离均为x1,该封装单元边缘为与功能性芯片3或无功能性调节芯片4相邻的封装单元边缘;

在一个具体的实施例中,上述第二芯片和第三芯片的尺寸相同,即A2=A3,B2=B3,C2=C3;上述第一芯片与第二芯片之间、第一芯片与无功能性调节芯片4之间以及无功能性调节芯片4与第三芯片之间的距离相等,均为x2,第二芯片与第三芯片之间的距离为x3,根据实际情况,x2与x3可以相等,也可以不等;

上述A1、A2、A3、A4、x2以及x3之间的关系为A4=A2+A3+x3-A1-x2,且B4=B1,并且,C4=C1

本实施例中,当不添加无功能性调节芯片4时,在系统级扇出封装拆键合后会产生几毫米、甚至十几毫米的翘曲,非常不利于后续的工艺制造,即使完成了整个封装工艺流程,对于单个封装体来说,经过回流工艺处理后引起的翘曲也较大,翘曲值高达近一百微米,非常不利于后续的装配;本发明实施例提供的控制扇出式系统级封装翘曲的方法,添加了无功能性调节芯片4,从而使封装体的结构对称,在不增加工艺步骤和制造成本、不改变常规工艺制程的前提下,将系统级扇出封装过程中产生的晶圆级或板级翘曲降低到3mm以下,满足扇出封装工艺制程要求,将单个封装体翘曲降低为20μm左右,提高了封装产品的良率。

在本发明的一个优选实施例中,如图2所示,在步骤S2之后还包括:

S3:如图4(c)所示,在载板1贴有功能性芯片3和无功能性调节芯片4的一面形成封料层5,进行封装固化。

可选地,上述封料层5的材料为环氧树脂。

可选地,上述封料层5的厚度与功能性芯片3中的最大厚度相同或略高于功能性芯片3的厚度50μm以内。

S4:拆键合,去除载板1和胶合层2。

可选地,去除胶合层2的方式可以为加热、机械、化学或激光等,去除载板1和胶合层2后如图4(d)所示。

S5:如图4(e)所示,在功能性芯片3和无功能性调节芯片4裸露的一面形成金属再布线层6。

可选地,上述金属再布线层6为一层或多层。

S6:在金属再布线层6上形成保护膜层7,如图4(f)所示。

S7:在保护膜层7上形成暴露金属再布线层的开口。

S8:在上述开口内形成与所述金属再布线层连接的凸点下金属化合物。

优选地,上述凸点下金属化合物主要采用Cr、Ni、V(钒)、Ti/W、Cu或Au(金)等材料的合金。

S9:如图4(g)所示,在上述凸点下金属化合物上形成焊球8。

优选地,上述焊球8为金、锡等材料的合金。

S10:将封装体进行切割,形成多个封装单元。

本实施例中,上述多个封装单元之间的划片道为0.3mm,形成的封装单元如图4(h)所示。需要说明的是,图4(h)仅为形成的封装单元的示意图,上述封装单元包括了封装单元所需实现功能的全部芯片,在本实施例中,包括三个功能性芯片3和一个无功能性调节芯片4。

显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号