基于链置换的四位BCD码加法器的设计方法

摘要

本发明涉及链置换领域，构造了一种基于DNA链置换的四位BCD码加法器的设计方法。该加法器的设计方法中引入了双轨逻辑的思想，利用DNA链模拟由17个与非门、12个或非门、2个或门和一个与门构成的单轨逻辑电路并将其转化为双轨逻辑参与反应，这种方法使反应更加稳定高效，得到的结果逻辑更加清晰易于理解。从实验数据和实验结果来看，该方法不仅可以正确的处理运算过程中的进位与溢出，而且效率高，结果稳定，说明了该加法器设计的有效性。

说明书

技术领域

本发明涉及DNA链置换领域，具体涉及到利用双轨逻辑以及Cardelli提出的基于两域链置换的Join门模块和Fork门模块设计稳定有效的BCD码加法器的方法。

背景技术

在现阶段的科技发展中，DNA计算模型受到的关注度和支持率越来越高，DNA链置换已成为DNA计算最常用的技术手段，越来越广泛地被应用于设计各种复杂的生物器件以及实现复杂的DNA计算中，这主要归因于链置换的以下几个特点：(1)基于链置换反应的分子计算模型中,一种DNA单链即可表示一种信号,几条DNA链组装在一起便可构成一个分子元器件。因此DNA链置换反应的逻辑计算单元结构更为简单。(2)基于链置换反应的计算模型只需要在20-25℃的常温下便可完成自组装，不需要酶等外界条件辅助，因此反应条件更容易实现。(3)因为基于DNA链置换反应的计算单元结构简单，所以构造的计算单元产率更高。(4)因为其并行性高，产率高，实验耗时被大大缩短。

2000年，Mao等人应用三交叉DNATile构建了异或(XOR)逻辑门，开创了纳米逻辑电路研究的先河。随后，Wang等人利用改进的三交叉DNA Tile构建了一系列逻辑门模型，并进一步实现了半/全加器、半/全减器的逻辑运算。2010年Cardelli利用两域链置换设计了Transducer Gate模型、Join Gate模型和Fork Gate模型。2011年，Qian and Winfree基于双轨(dual-rail logic)逻辑将与门、或门和扇出门模块组合起来设计了四个完全相互连接的能实现Hopfield联想记忆的人工神经元。2013年，Murieta等人提出了DNA链置换的计算模型，实现了贝叶斯公式的推导过程。2016年，Lakin等人提出了自适应性DNA链置换网络的监督式学习模型，通过线性函数的随机梯度下降法设计了基于多域DNA链置换的反馈电路。

前人基于DNA链置换设计了多种逻辑门，提出了多种运算模型，在链置换这个具有无限开发潜力的新领域中，对前人逻辑门模型的改进，开发新的运算模型具有重大意义。

发明内容

本发明的目的在于提出一种基于两域DNA链置换的四位BCD码加法器的设计方法，将双轨逻辑，Join门模块和Fork门模块相结合，通过两域DNA链置换反应实现模型简单、实验结果稳定有效的BCD码加法器。

本发明的技术方案如下：

基于链置换的四位BCD码加法器的设计方法，包括以下步骤：

步骤1：输入四位二进制加数、被加数和初始进位；

步骤2：利用双轨逻辑构造相应的DNA信号链；

步骤3：设置相应反应物浓度；

步骤4：通过相同的Join门传递不同的参数进行加法运算；

步骤5：通过Fork门判断结果是否溢出，若有溢出进行更正处理；

步骤6：通过最终输出信号链浓度数值确定反应结果，实现BCD加法器的功能。

步骤1中所述的加数和被加数是以二进制形式表示的8421BCD码，输入范围在0到9之间，初始进位设为0，运算时可忽略。

步骤4中所述的不同的参数为：加数的低位对应被加数的低位，加数的高位对应被加数的高位，一共四组，进行四次加法运算，得到一个四位二进制形式数和进位。

步骤5中对结果进行更正处理的方法为：将加法运算可能得到的结果划分为五个范围，对应五个结果区间设计五种更正加法器进行更正处理。

步骤6中输出信号链浓度>900的代表数值为1，输出信号链浓度<100的代表数值为0。

本发明的有益效果是：

1、本发明首次利用两域DNA链置换反应实现了四位BCD码加法器。

2、该模型可以准确的对加法运算的结果进行溢出判断，并进行更正处理，使最终输出结果在BCD码的合理范围内。

3、将Join门模型、Fork门模型与双轨逻辑结合，使链置换反应更加充分，输出结果更加稳定。

附图说明

图1为基于链置换的BCD码加法器的整体程序流程图；

图2为BCD码加法器的电子电路图，图中A是被加数，B是加数，C是进位，S是输出位；

图3为实施例1实验仿真结果图。

具体实施方式

下面结合附图对本发明作进一步说明。

结合图1的整体程序流程图，下面进行详细步骤介绍:

步骤1：输入四位被加数(A4,A3,A2,A1)，四位加数(B4,B3,B2,B1),初始进位C；

步骤2：通过双轨逻辑思想将(A₄,A₃,A₂,A₁)转化成(A₄₁A₄₀,A₃₁A₃₀,A₂₁A₂₀,A₁₁A₁₀)分别构造信号链<t^A₄₁>、<t^A₄₀>、<t^A₃₁>、<t^A₃₀>、<t^A₂₁>、<t^A₂₀>、<t^A₁₁>、<t^A₁₀>,通过输入数值筛选出其中四条信号链分别代表(A₄,A₃,A₂,A₁),同理将(B₄,B₃,B₂,B₁)转化成(B₄₁B₄₀B₃₁B₃₀B₂₁B₂₀B₁₁B₁₀)分别构造信号链<t^B₄₁>、<t^B₄₀>、<t^B₃₁>、<t^B₃₀>、<t^B₂₁>、<t^B₂₀>、<t^B₁₁>、<t^B₁₀>,通过输入数值筛选出其中四条信号链分别代表(B₄,B₃,B₂,B₁)。初始进位C₀＝1即C＝0；

步骤3：初始反应信号链浓度为Con；

步骤4：被加数(A₄,A₃,A₂,A₁)与加数(B₄,B₃,B₂,B₁)组成四对信号链在相同的Join门中反应进行加法运算，得到结果R₄₁或R₄₀，R₃₁或R₃₀，R₂₁或R₂₀，R₁₁或R₁₀和最终进位G₄₁或G₄₀；

步骤5：利用Fork门将结果R₄,R₃,R₂,R₁和进位G₄分成四份如：R₂₁分成R₂₁₁、R₂₁₂、R₂₁₃和R₂₁₄；

步骤6：若最终G₄＝1则输出进位C＝C₁＝1；最低输出位S₁＝R₁；

步骤7：将加法运算的结果范围划分为五个连续区间，分别用五个更正加法器BCDcorrectadder1-5进行更正运算：①G₄＝0，R₄＝0则S₄S₃S₂＝R₄R₃R₂,即结果的十进制形式在0-7之间的通过BCDcorrectadder1进行更正运算；②G₄＝0，R₄＝1，R₃＝R₂＝0则S₄S₃S₂＝R₄R₃R₂,即结果的十进制形式在8和9的通过BCDcorrectadder2进行更正运算；③G₄＝0，R₄＝1，R₃＝0，R₂＝1则S₄S₃S₂＝R₄R₃R₂+011,即结果的十进制形式在10和11的通过BCDcorrectadder3进行更正运算；④G₄＝0，R₄＝R₃＝1，则S₄S₃S₂＝R₄R₃R₂+011,即结果的十进制形式在12-15的通过BCDcorrectadder4进行更正运算；⑤G₄＝1则S₄S₃S₂＝R₄R₃R₂+011,即结果的十进制形式在16-18的通过BCDcorrectadder5进行更正运算；

步骤8：输出最终结果S₄S₃S₂S₁，通过DNA链的浓度确定S₄S₃S₂S₁和C的数值。

实施例1

本发明的实施例是在以本发明技术方案为前提下进行实施的，运用Visual DSD软件仿真模拟，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述实施例。因为采用8421BCD码，加数和被加数的范围是0到9，本实施例以2加3为例，具体数值见表2。

步骤1：以BCD码的形式输入被加数和加数分别为A＝(0，0，1，0)和B＝(0，0，1，1)，初始进位C＝0。

步骤2：根据DSD语法和双轨逻辑思想构造DNA信号链<t^A₄₀>、<t^A₃₀>、<t^A₂₁>、<t^A₁₀>、<t^B₄₀>、<t^B₃₀>、<t^B₂₁>、<t^B₁₁>和<t^C₀>。

步骤3：定义并初始输入信号链浓度Con，并设置Con＝1000，(见表2)。

步骤4：通过传递不同的参数在相同的Join门进行加法运算，<t^A₄₀>与<t^B₄₀>做加法，<t^A₃₀>与<t^B₃₀>做加法，<t^A₂₁>与<t^B₂₁>做加法，<t^A₁₀>与<t^B₁₁>做加法，运算结果分别为<t^R₄₀>、<t^R₃₁>、<t^R₂₀>、<t^R₁₁>和进位<t^G₄₀>。

步骤5：通过相同的Fork门传递不同的参数，将每位运算结果分成四部分，例如：<t^R₄₀>分为<t^R₄₀₁>、<t^R₄₀₂>、<t^R₄₀₃>、<t^R₄₀₄>；<t^G₄₀>分为<t^G₄₀₁>、<t^G₄₀₂>、<t^G₄₀₃>、<t^G₄₀₄>。R₄₀₁、R₄₀₂、R₄₀₃、R₄₀₄都代表R₄₀，这样方便在做更正处理分类的情况下相互区别。

步骤6：运算结果最低位不变，输出信号链<t^S₁₁>即S₁₁＝R₁₁。

步骤7：加法运算后的结果是0101，G₄＝0，R₄＝0，转换成十进制数是5，属于五种情况中的第一种情况，则通过BCDcorrectadder1进行更正运算，最终结果为S₄S₃S₂＝R₄R₃R₂＝010，最终进位C₀＝1即C＝0无进位。

步骤8：运行结果(见图3)，上升的曲线分别是<t^S₄₀>、<t^S₃₁>、<t^S₂₀>、<t^S₁₁>和<t^C₀>(因为反应速率影响，曲线<t^S₃₁>、<t^S₂₀>基本重合)，根据输出信号链的浓度(见表3)得到最终运算结果是0101。程序结束。

综上所述，通过将Join门模块、Fork门模块与双轨逻辑相结合，利用两域DNA链置换反应模拟电子逻辑电路(见图2)，设计了基于DNA链置换的四位BCD码加法器，并通过Visual DSD软件仿真模拟，进一步证明了BCD码加法器的功能有效性，由此证明该方法是有效可行的。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围内。

表1

表2

表3。