一种面向标准CMOS工艺非易失存储器的高压切换方法

摘要

本发明属于微电子技术领域，公开了一种面向标准CMOS工艺非易失存储器的高压切换方法，包括步骤：(1)存储器阵列上电，将存储阵列中所有存储单元端口均连接电压V2；(2)启动写命令，将存储阵列中所有存储单元的端口均连接电压V1；(3)存储器阵列进入擦除或者编程状态，将存储阵列中需要高压的存储单元端口继续保持与V1的连接，不需要高压的存储单元端口与V1断开，然后连接至电压V2；(4)结束写命令，存储阵列中所有存储单元的端口均与电压V1断开，并与电压V2连接，存储器再次进入等待命令状态。本发明不需要在高压产生模块的输出端口挂载容量较大的去耦电容，并且能够适应于容量较大的非易失存储器中。

说明书

技术领域

本发明属于微电子技术领域，更具体地说是一种面向标准CMOS工艺非易失存储器的高压切换方法。

背景技术

典型的标准CMOS工艺下实现的非易失存储器在写入数据时采用FN遂穿效应，这是需要在高压环境下才能实现的，而在存储器擦除和编程的操作状态会对相应的端口偏置不同的电压，因此稳定可靠的高压切换尤其重要。现阶段多数非易失存储器应用的高压切换方法具有一定的缺陷：一方面是在高压切换时会对高压产生较大的影响；另外，为了提高高压的稳定性，在高压产生模块的输出端口往往需要挂载较大的去耦电容，这无疑会对芯片的面积形成不利的影响；其次，在不同容量的存储器中，去耦电容需要重新设计，如果容量较大则会更加恶化芯片的面积，提高生产成本，解决以上问题的突破口就在于优化高压的切换方法。

发明内容

为解决上述技术问题，本发明提出了一种面向标准CMOS工艺非易失存储器的高压切换方法，解决了目前标准CMOS工艺下的非易失存储器在擦写过程中由于电压的切换造成高压的较大波动的问题，并使用较小的去耦电容挂载在高压输出端口来适应不同容量的存储器，降低在高压切换过程中造成的功耗损失。具体技术方案如下：

一种面向标准CMOS工艺非易失存储器的高压切换方法，所述存储器包含若干个存储单元，所有存储单元组成存储阵列，包括以下步骤：

(1)存储器阵列上电，将存储阵列中所有存储单元的端口均连接电压V2，存储器进入等待命令状态；

(2)启动写命令，存储器中负责产生高压的电路开始工作，将存储阵列中所有存储单元的端口均连接电压V1；

(3)存储器阵列进入擦除或者编程状态，将存储阵列中需要高压的存储单元端口继续保持与V1的连接，将不需要高压的存储单元端口与V1断开，然后连接至电压V2。

(4)结束写命令，存储阵列中所有存储单元的端口均与电压V1断开，并与电压V2连接，存储器再次进入等待命令状态。

进一步地，所述电压V1取值范围为9V～11V。

进一步地，所述电压V2取值范围为0V～6V。

本发明主要应用于需要使用高压进行数据的编程和擦除的非易失存储器中，尤其适用于在标准CMOS工艺下实现的非易失存储器，其内部的存储单元在进行编程和擦除操作的时候都是利用高压使晶体管发生FN遂穿效应实现的。

采用本发明取得的技术效果：(1)本发明不需要在高压产生模块的输出端口挂载容量较大的去耦电容，只需要挂载较小的去耦电容(可以比容量较大的去耦电容容量小10倍)就可以保证高压的稳定性；(2)本发明的高压切换方法更适用于容量较大的非易失存储器中，该方法具有更强的适应性。

附图说明

图1本发明提出的高压切换方法工作流程图；

图2存储器处于等待命令状态时存储阵列中各个端口电压连接图；

图3写命令启动且未进行编程或者擦除操作时存储阵列各个端口电压连接图；

图4擦除或者编程状态时存储阵列相应端口的电压连接图。

具体实施方式

下面结合附图和具体实施例对本发明进行说明。

为便于描述技术方案和实施例，先给出以下个定义，

电压V1：代表存储器进行擦除或者编程时需要的最高电压，下文中称为高电压，它的幅值一般在9V～11V，具体值需要根据工艺来确定。

电压V2：代表存储器进行擦除或者编程操作时需要的除高压之外的电压，它的幅值一般会包括幅值在5V左右的中压和地电压0V，在实际操作中V2的确定过程属于现有技术，此处不再赘述。

端口1：本发明将处于编程或者擦除状态时存储阵列中所有连接高压的存储单元端口命名为端口1。

端口2：本发明将处于编程或者擦除状态时存储阵列中所有不会连接高压的存储单元端口命名为端口2。

如图1所示，为本发明提出的高压切换方法工作流程图。存储器上电之后，直接进入状态1，等待操作命令的到来，此时存储阵列中所有的存储单元端口均连接电压V2，如图2所示，其中开关S11、开关S12为端口1与电压V1、V2的连接开关，此时开关S11、开关S21断开，开关S12、开关S22闭合，使存储阵列中端口1和端口2均连接至电压V2。

写命令启动之后存储器进入状态2，也称作高压准备阶段，存储器中负责产生高压的电路开始工作，同时存储阵列中所有的存储单元端口均连接至产生高电压V1的端口，保证了端口1和端口2的电位与高电压输出端口同步上升至高电压V1，如图3所示，开关S11、开关S21均闭合，开关S12、开关S22均断开，使端口1、端口2均连接至V1。

高压准备阶段之后便是状态3，存储器进入擦除或者编程状态，此时存储阵列中需要高压的存储单元端口继续保持与V1的连接，而不需要高压的存储单元端口则与高电压V1断开，然后连接至电压V2。如图4所示，开关S11闭合，开关S12保持断开，端口1便一直与高电压V1相连接；开关S21断开，开关S22闭合，端口2由于存储单元擦写过程的需要，在此时与电压V2连接。

写命令结束之后存储器进入状态4，此时高压产生电路停止工作，存储阵列中的所有端口均与高电压V1断开，并与电压V2连接，当高压产生电路停止工作恢复初始状态后存储器再次进入状态1。

应当指出，本发明并不局限于以上特定实施例，本领域技术人员可以在权利要求的保护范围内做出任何变形或改进，均落在本发明的保护范围之内。