一种抗噪声SOI晶体管光电流测试系统设计

摘要

本发明公开了一种抗噪声SOI晶体管光电流测试系统设计，该测试系统设计包括SOI晶体管结构测试单元和至少两个噪声测试电阻，噪声测试电阻与SOI晶体管结构测试单元串联，SOI晶体管结构测试单元的两端至少有一个噪声测试电阻；本发明利用大规模并联SOI晶体管方式，放大辐射效应下产生的光电流，通过对称放置的电阻导线同步测量实验室的电磁及环境噪声；通过增加可测光电流和对实验室电磁及环境噪声的提取，可通过测得的光电流推导出单个SOI晶体管的辐射效应光电流，研究晶体管的辐射效应；为研究半导体辐射效应、有针对性的进行设计提供有效手段。

说明书

技术领域

本发明属于半导体器件辐射效应研究领域，主要涉及一种抗噪声SOI晶体管光电流测试系统设计。

背景技术

SOI工艺相比CMOS工艺晶体管，在相同辐射作用下，具有更小的感生光电流效应，如何准确的得到辐射在SOI晶体管中感生的光电流成为目前的重点研究内容。

目前该研究主要采用单管的辐射所致光电流测试。这种方式存在一定局限性，由于单晶体管感生的光电流非常小，实验室环境噪声大，虽然使用严格的辐射屏蔽和保护措施等，也难于精确地提供器件在辐射下感生的光电流信息。难以满足科研人员在设计初期对半导体器件的辐射效应进行测试和研究的需求。探索研究了特殊的大规模并联晶体管结构、电阻测量环境噪声的测试方法，使更为方便的测量SOI晶体管的辐射感生光电流问题提供了技术可能。目前国内尚无抗噪声SOI晶体管光电流测试系统的相关报道。

发明内容

针对单个SOI晶体管辐射条件下感生光电流较小，不易测量的固有限制，以及当前实验室存在环境噪声的不足，本发明提出了一种抗噪声SOI晶体管光电流测试系统设计，能实现放大测量SOI晶体管光电流，并且可通过电阻导线测量环境噪声来消除其对晶体管影响。本发明总体设计简单，方便后期在光电流的测试数据中去掉噪声的辐射效应抗噪声光电流测试系统。

本发明的技术方案如下：

一种抗噪声SOI晶体管光电流测试系统设计，其特征在于：包括SOI晶体管结构测试单元和至少两个噪声测试电阻，噪声测试电阻与SOI晶体管结构测试单元串联，SOI晶体管结构测试单元的两端至少有一个噪声测试电阻；

该测试系统设计的测试过程为：在辐射条件下，光电流流过SOI晶体管结构测试单元的晶体管漏极端口，通过与SOI晶体管结构测试单元串联的噪声测试电阻测试得到两端电势差，然后将电势差除以噪声测试电阻的电阻值，得到在环境噪声干扰下总的光电流，然后在数据处理过程中去掉噪声测试电阻导线上测得的环境噪声，则得到SOI晶体管结构测试单元中产生的总的光电流，通过除以SOI晶体管结构测试单元中的晶体管个数得到单个晶体管的光电流。

所述SOI晶体管结构测试单元可以是单个SOI晶体管测试模块，也可以是若干个并联的SOI晶体管模块形成的测试单元，每个SOI晶体管测试模块的端口包括晶体管栅极连接、晶体管漏极连接、晶体管源极连接和晶体管体连接。

为了预防静电对于器件的影响，每个SOI晶体管测试模块的栅极G、漏极D、源极S和B极均通过带有ESD保护的IOPAD连接到外部，不同模块的IOPAD所需的电源VDD和地GND的电压源相互独立，以此避免整个测试结果存在系统性误差；所述被测器件由直流电源供电。

所述SOI晶体管结构测试单元中晶体管的个数范围为100—100000个，不同的SOI晶体管测试模块可能包含不同结构的器件，所述SOI晶体管结构测试单元的类型不限，可为浮体条形栅、体接触T型栅及体接触H型栅等不同的晶体管结构。

本设计中对于N型SOI晶体管采用漏端电阻电压采样的方式测试实验数据；对于P型SOI晶体管采用源端电阻电压采用的方式测试实验数据。

本发明的技术效果如下：

本发明是通过在一个测试芯片系统中放置不同结构、不同数量的多管并联SOI晶体管阵列，准确的测得不同宽长比、不同结构的SOI晶体管在辐射条件下产生的光电流，通过SOI晶体管结构测试单元的实验数据减去噪声测试电阻单独测试的实验室环境噪声的方法，得到去除实验室噪声的包含光电流信息的电压信号；噪声测试电阻是一种简单、可靠、经济的可用于测量实验室噪声的模拟系统，可作为在同一个测试芯片中测量信号的去除噪声处理，降低了试验成本，提高了试验效率，而且还克服了现有的SOI晶体管辐射条件下光电流测试系统的不足，可精确的测得辐射环境下单个SOI晶体管的光电流。

附图说明

图1-4为本发明中需要用到的SOI工艺条形栅、T型栅、H栅和BTS的SOI晶体管结构的示意图；

图5为本发明待测晶体管并联测试电路示意图；

图6为本发明待测试芯片的整体结构示意图。

具体实施方式

如图6所示，一种抗噪声SOI晶体管光电流测试系统设计，其特征在于：包括SOI晶体管结构测试单元和至少两个噪声测试电阻，噪声测试电阻与SOI晶体管结构测试单元串联，SOI晶体管结构测试单元的两端至少有一个噪声测试电阻；设置至少两个噪声测试电阻，，以提高整个系统去噪声的能力。

该测试系统设计的测试过程为：在辐射条件下，光电流流过SOI晶体管结构测试单元的晶体管漏极端口，通过与SOI晶体管结构测试单元串联的噪声测试电阻测试得到两端电势差，然后将电势差除以噪声测试电阻的电阻值，得到在环境噪声干扰下总的光电流，然后在数据处理过程中去掉噪声测试电阻导线上测得的环境噪声，则得到SOI晶体管结构测试单元中产生的总的光电流，通过除以SOI晶体管结构测试单元中的晶体管个数得到单个晶体管的光电流。

所述SOI晶体管结构测试单元可以是单个SOI晶体管测试模块，也可以是若干个并联的SOI晶体管模块形成的测试单元，每个SOI晶体管测试模块的端口包括晶体管栅极连接、晶体管漏极连接、晶体管源极连接和晶体管体连接，分别对应于图5电路中的G极、D极、S极和B极。如图5所示，为NMOS晶体管信号连接示意图，所有并联晶体管的源极、漏极、栅极和体引出（其中体引出和源极接地）都连接在一起，作为模块的端口。其中，整个模块漏极所接的取样电阻放置在模块外面的测试电路中。

为了预防静电对于器件的影响，每个SOI晶体管测试模块的栅极G、漏极D、源极S和B极均通过带有ESD保护的IOPAD连接到外部，不同模块的IOPAD所需的电源VDD和地GND的电压源相互独立，以此避免整个测试结果存在系统性误差；所述被测器件由直流电源供电。

所述SOI晶体管结构测试单元中晶体管的个数范围为100—100000个，对应如图6所示的每一个SOI晶体管测试模块；不同的SOI晶体管测试模块可能包含不同结构的器件，所述SOI晶体管结构测试单元的类型不限，可为浮体条形栅、体接触T型栅及体接触H型栅等不同的晶体管结构，如图1-4所示。图6中，设计多个待测SOI晶体管测试模块是为了消除芯片中不同位置对测试结构的影响，使实验数据更贴近真实的物理情形。

本设计中对于N型SOI晶体管采用漏端电阻电压采样的方式测试实验数据；对于P型SOI晶体管采用源端电阻电压采用的方式测试实验数据。