首页> 中国专利> 一种具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件

一种具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了一种新的可用于集成电路的具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压金属氧化物半导体场效应管器件，本发明公开了一种新型SOI高压器件的结构，器件在使用场板技术、表面P降场层的双RESURF技术来提高横向击穿电压的同时；其特征在于：此器件具有双漏电极，增加了耗尽区与漏区的面积，减弱了横向电常，提高了横向击穿电压；对于器件的纵向耐压，器件通过在Si和埋层Si0

著录项

公开/公告号CN105097920A

专利类型发明专利
公开/公告日2015-11-25

原文格式PDF
申请/专利权人上海北京大学微电子研究院;
展开▼

申请/专利号CN201410216630.2
发明设计人张炯;曲凯;徐帆;程玉华;
展开▼

申请日2014-05-22
分类号H01L29/78;H01L29/06;H01L29/08;
代理机构
代理人
地址 201203 上海市浦东新区盛夏路608号
入库时间 2023-12-18 12:26:02

法律信息

法律状态公告日

法律状态信息

法律状态
2019-12-06

发明专利申请公布后的视为撤回 IPC(主分类):H01L29/78 申请公布日:20151125 申请日:20140522

发明专利申请公布后的视为撤回
2017-06-16

实质审查的生效 IPC(主分类):H01L29/78 申请日:20140522

实质审查的生效
2015-11-25

公开

公开

相似文献

专利
中文文献
外文文献

1. 一种具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件 [P] . 中国专利： CN105097920A . 2015-11-25
2. 具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件 [P] . 中国专利： CN108630753A . 2018-10-09
3. Differential SG/EG spacer integration with equivalent NFET/PFET spacer widths and dual raised source drain expitaxial silicon and triple-nitride spacer integration enabling high-voltage EG device on FDSOI [P] . 美国专利： US9806170B1 . 2017-10-31

机译：具有等效NFET / PFET隔离宽度的差分SG / EG隔离集成，以及双凸起的源极漏极外延硅和三氮化物隔离集成，可在FDSOI上实现高压EG器件
4. Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure [P] . 美国专利： US9356124B2 . 2016-05-31

机译：具有准SOI结构的源极和漏极的多栅结构器件的制造方法
5. Method for forming an extremely thin silicon-on-insulator (ETSOI) device having reduced parasitic capacitance and contact resistance due to wrap-around structure of source/drain regions [P] . 美国专利： US10170628B2 . 2019-01-01

机译：形成极薄的绝缘体上硅（ETSOI）器件的方法，该器件由于源极/漏极区的环绕结构而具有减小的寄生电容和接触电阻