用于堆栈式硅晶互连技术产物的无基板插入物技术

摘要

一种用于堆栈式硅晶互连技术(SSIT)产物(200)的无基板插入物(201)，其包含：多个金属化层(109)，该金属化层的至少一最底层含有多个金属节段(111)，其中每一个该多个金属节段(111)是构成于该金属化层(109)的最底层的顶部表面与底部表面之间，并且该金属节段(111)是由该最底层中的介电材料(113)所分隔；以及一介电层(203)，其是经构成于该最底层的底部表面上，其中该介电层(203)含有一或更多开口以供接触于该最底层的多个金属节段(111)。

说明书

技术领域

本案所说明的具体实施例为概略关于堆栈式硅晶互连技术(SSIT)产物，并 且尤其是关于一种用于SSIT产物的无基板插入物技术。

背景技术

硅晶堆栈式互连技术(SSIT)牵涉到将多个集成电路(IC)晶粒封装于一单一 封装中，而此封装含有一插入物和一封装基板。运用SSIT可令像是FPGA的 IC产物延展至更高的密度、更低的功率、更强的功能性以及应用特定平台解 决方案而拥有低成本与快速上市时间的优点。

传统上，SSIT产物是利用插入物所实作，其包含一插入物基板层，而在 该插入物基板层的顶部上建构有多个穿透硅质通道(TSV)和额外的金属化层。 该插入物可提供IC晶粒与该封装基板之间的连接。然而，制造用于SSIT产物 而具有TSV的插入物基板层会是一项复杂的制程。其原因在于需进行多项制 造步骤方可构成具有TSV的插入物基板层，这些步骤包含：在该插入物基板 层中构成TSV，执行背侧薄化处理以及化学汽相沉积(CVD)或化学机械平面化 (CMP)，并且提供薄化晶圆处置。因此，对于某些应用项目来说，可能并不希 望构成包含一拥有具穿透硅质通道(TSV)的插入物基板层的插入物的SSIT产 物。

发明内容

一种用于堆栈式硅晶互连技术(SSIT)产物的无基板插入物，其包含：多个 金属化层，该金属化层的至少一最底层含有多个金属节段，其中每一个该多个 金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金 属节段是由该最底层中的介电材料所分隔；以及一介电层，其是经构成于该最 底层的底部表面上，其中该介电层含有一或更多开口以供接触于该最底层中的 多个金属节段的至少一部份。

选择性地，该多个金属节段可含有铜。

选择性地，该无基板插入物也可包含一具有一或更多开口的钝化层，该开 口在空间上是对应于该介电层处的该一或更多开口，其中该钝化层是构成于该 介电层上。

选择性地，该无基板插入物也可包含一凸块下金属(UBM)层，其接触于该 最底层中的多个金属节段的至少一部份，该UBM层是构成于该最底层上。

选择性地，该无基板插入物可为组态设定以支撑该金属化层的最顶层的顶 部表面上的多个IC晶粒。

选择性地，该多个IC晶粒可包含异质性IC晶粒。

选择性地，该多个IC晶粒可包含同构型IC晶粒。

选择性地，在该金属化层的最底层里不同的多个金属节段的群组可分别地 对应于多个IC晶粒。

选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。

选择性地，每一个该多个金属化层可含有多个金属节段，并且在该金属化 层的其一者中的多个金属节段可为不同于在该金属化层的另一者中的多个金 属节段。

一种用以构成具有无基板插入物的堆栈式硅晶互连技术(SSIT)产物的方 法，其包含：在一基板上构成一介电层；在该介电层上构成多个金属化层，该 金属化层的至少一最底层含有多个金属节段，其中每一个该金属节段是构成于 该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底 层中的介电材料所分隔；将多个IC晶粒设置在该多个金属化层的最顶金属化 层的顶部表面上；在该介电层处构成一或更多开口以供接触于该多个金属化层 的最底层中的多个金属节段的至少一部份，其中具有该一或更多开口的介电层 和该多个金属化层构成该无基板插入物；以及将该无基板插入物设置在一封装 基板上以构成该SSIT产物。

选择性地，移除该基板的动作可包含利用机械研磨制程以薄化该基板，以 及利用蚀刻制程以移除薄化后的该基板。

选择性地，该多个IC晶粒可包含异质性IC晶粒。

选择性地，该多个IC晶粒可包含同构型IC晶粒。

选择性地，该方法可进一步包含利用C4凸块以将该无基板插入物固定于 该封装基板上俾构成该SSIT产物。

选择性地，该方法可进一步包含在于该介电层处构成该一或更多开口之后 在该介电层上构成一钝化层，其中该钝化层含有一或更多开口，此等在空间上 是对应于该介电层处的一或更多开口，并且其中该无基板插入物进一步含有该 钝化层。

选择性地，该方法可进一步包含在该一或更多金属化层的最底层上构成一 凸块下金属(UBM)层，其中该凸块下金属层为接触于该一或更多金属化层的最 底层中的该多个金属节段的至少一部份，并且其中该无基板插入物进一步含有 该UBM层。

选择性地，在该一或更多金属化层的最底层里不同的多个金属节段的群组 可对应于该多个IC晶粒的个别者。

选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。

选择性地，每一个该多个金属化层可含有多个金属节段，并且在该金属化 层的其一者中的多个金属节段可为不同于在该金属化层的另一者中的多个金 属节段。

一种用于堆栈式硅晶互连技术(SSIT)产物的无基板插入物，其包括：多个 金属化层，该金属化层的至少一最底层包括多个金属节段，其中每一个该多个 金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金 属节段是由该最底层中的介电材料所分隔；一介电层，其是经构成于该最底层 的底部表面上，其中该介电层包括一或更多开口以供接触于该最底层的至少一 些多个金属节段；其中该无基板插入物是经组态设定以支撑该金属化层的最顶 层的顶部表面上的多个IC晶粒；以及其中在该金属化层的最底层中的多个金 属节段的不同群组是分别地对应于多个IC晶粒。

自阅读后载详细说明将能显知其他与进一步的特点和特性。

附图说明

所附图式说明本揭所述的各式特性的设计与运用方式，其中类似构件是按 共同的参考编号所参照。然该绘图并不必然地依循比例所绘。为更佳地了解如 何达成前述与其他优点和目的，本文中将依随附图式所示以呈现更为特定的说 明。该图式仅描绘出多项示范性特性，且因而不应将此视为限制本案的权利要 求书。

图1为说明一运用一插入物的堆栈式硅晶互连技术(SSIT)产物的截面略图， 而该插入物包含一具有多个穿透硅质通道的插入物基板层。

图2为一说明一运用无基板插入物技术的SSIT产物的截面略图。

图3为一说明一种用以制造运用无基板插入物技术的SSIT产物的方法的 流程图。

图4-1至4-9为说明一种用以制造运用无基板插入物技术的SSIT产物的 方法的截面略图。

具体实施方式

后文中将参照图式以说明各式特性。应注意到该图式并非依比例所绘制， 并且具有类似结构或功能的构件在全部图式里是以相仿参考编号所表示。应注 意到该图式仅欲有助于说明该特性。该并非欲以作为本发明的穷举性说明或为 以限制本发明的范畴。此外，示范性具体实施例无须具备全部的所示特性或优 点。并同于一特定具体实施例所描述的特性或优点并不必然地受限于该具体实 施例，而是能够在任何其他具体实施例中加以实作，即使未经如此说明亦然。

硅晶堆栈式互连技术(SSIT)牵涉到将多个集成电路(IC)晶粒封装于一单一 封装中，而此封装含有一插入物和一封装基板。运用SSIT可令IC产物，像是 且包含FPGA和其他类型的产物，延展至更高的密度、更低的功率、更强的功 能性以及应用特定平台解决方案而拥有低成本与快速上市时间的优点。

图1为一说明一堆栈式硅晶互连技术(SSIT)产物100的截面略图。该SSIT 产物100含有一封装基板121、一插入物103以及一或更多IC晶粒101、101’。

该集成电路晶粒101、101’可经由一或更多微凸块117而功能性地连接至 该插入物103。该集成电路晶粒101、101’可为利用一模铸裹封123所裹封。 该模铸裹封123可提供抗防于可能对该集成电路晶粒101、101’效能造成影响 的环境因素(即如温度、外部污染等等)的保护。此外，该模铸裹封123可对该 集成电路晶粒101、101’提供机械稳定性。

而该插入物103则含有多个金属化层109以及一具有多个穿透硅质通道 (TSV)107的插入物基板层105。

各个金属化层109可含有多个金属节段111，而这些节段是由介电材料113 所分隔。该金属节段可为由铜或任意数量的其他种类金属所组成。该介电材料 113可含有二氧化硅及任何其他的介电材料。各个金属化层109中该金属节段 111可含有对应于不同IC晶粒101、101’的不同群组115。例如，一金属化层 109可含有该金属节段的第一群组，此群组是对应于一第一IC晶粒101，以及 该金属节段的第二群组，此群组则是对应于一第二IC晶粒101’。此外，该金 属节段111的各个不同群组115可具有不同的节段密度。例如，一金属化层 109可含有该金属节段111的一第一群组115，此群组具有特定数量的金属节 段111(也即节段密度)，以及该金属节段111的一第二群组115，此群组具有 不同数量的金属节段111(也即节段密度)。一群组115可仅含单一个金属节段 111或是多个金属节段111。

该插入物基板层105含有多个TSV107。该插入物103可经由一或更多 C4凸块119提供该IC晶粒101、101’与该封装基板121之间的连接。

该插入物103含有多个金属化层109和具有多个TSV107的插入物基板 层105，可提供该IC晶粒101、101’与该封装基板121之间的连接，以及对于 该SSIT产物100的机械稳定性。不过，牵涉到制造出用于该SSIT产物100 且具有多个TSV107的插入物基板层105的复杂度可能会非常高。其原因在 于需进行多项制造步骤方可构成具有TSV107的插入物基板层105，这些步骤 包含：在该插入物基板116中构成TSV107，执行背侧薄化处理以及化学汽相 沉积(CVD)或化学机械平面化(CMP)，并且提供薄化晶圆处置。因此，对于某 些应用项目来说，可能并不希望构成包含一拥有具穿透硅质通道(TSVS)107 的插入物基板层105的插入物103的SSIT产物100。通过运用一并未实作具 有穿透硅质通道的插入物基板层的插入物，可供实现一种较为简易的制造程序， 并同时仍能针对于一些包含具有成本敏感性的微小形式因子装置的应用项目 保持高密度互连。

图2为一说明一运用无基板插入物技术的SSIT产物的截面略图。图2中 的SSIT产物200含有一封装基板121、一无基板插入物201以及一或更多IC 晶粒101、101’。

该集成电路晶粒101、101’可经由一或更多微凸块117而功能性地连接至 该无基板插入物201。该集成电路晶粒101、101’可为利用一模铸裹封123所 裹封。该模铸裹封123是提供可能对该集成电路晶粒101、101’效能造成影响 的环境因素(即如温度、外部污染等等)的保护。此外，该模铸裹封123可对该 集成电路晶粒101、101’提供机械稳定性。

在一些情况下，该集成电路晶粒101、101’可为异质性IC晶粒。例如，一 第一IC晶粒101相较于一第二IC晶粒101’可执行不同的功能性并且具有不同 的规格。在其他情况下，该集成电路晶粒101、101’则可为同构型IC晶粒。例 如，一第一IC晶粒101相较于一第二IC晶粒101’可执行相同的功能性并且具 有相同的规格。

该无基板插入物201也含有多个金属化层109。各个金属化层109可含有 多个金属节段111，而这些节段是由介电材料113所分隔。该金属节段可为由 铜或任意数量的其他种类金属所组成。该介电材料113可含有二氧化硅及任何 其他的介电材料。

各个金属化层109中该金属节段111可含有对应于不同IC晶粒101、101’ 的不同群组115。例如，一金属化层109可含有该金属节段的第一群组，此群 组是对应于一第一IC晶粒101，以及该金属节段的第二群组，此群组则是对 应于一第二IC晶粒101’。一群组115可仅含单一个金属节段111或是多个金 属节段111。图2中虽仅说明该金属节段111为两个不同群组115，然熟谙本 项技艺的人士将能知晓确可依照该SSIT产物200的特定应用项目在该金属节 段111设有任意数量的不同群组115。

此外，该金属节段111的各个不同群组115可具有不同的节段密度。例如， 一金属化层109可含有该金属节段111的一第一群组115，此群组具有特定数 量的金属节段111(也即节段密度)，以及该金属节段111的一第二群组115， 此群组具有不同数量的金属节段111(也即节段密度)。在各个金属化层109中 该金属节段111的各个不同群组115的节段密度可为依照对于该SSIT产物200 的IC晶粒101、101’的组态而定。例如，一金属化层的金属节段111中对应于 具有低连接数量的第一IC晶粒的第一群组115相较于该金属化层的金属节段 111中对应于具有高连接数量的第二IC晶粒的第二群组115可拥有较低的节 段密度。在不同金属化层109中的金属节段111里对应到相同IC晶粒的多个 群组的节段密度则无须为相同。

在所示图式中，该金属化层109其一者中(即如中央者)的金属节段的数量 是不同于该金属化层109另一者中(即如最底层109)的金属节段111的数量。 或另者，该金属化层109之中的两个或更多者可具有相同数量的金属节段111。

该无基板插入物201也含有一介电层203。该介电层203是构成于该金属 化层109的最底层中的底部表面上，并且含有一或更多开口以供接触于该金属 化层109的最底层中的多个金属节段111。该介电层203可含有二氧化硅及任 何其他的适当介电材料。

在一些情况下，可于该介电层203上构成一钝化层205。该钝化层205也 可含有一或更多开口以供接触于该金属化层109的最底层中的多个金属节段 111。该钝化层205的目的是在该SSIT产物200的处置过程中提供应力缓冲。 该钝化层205可为由有机聚酰亚胺或是任何其他的适当材料所组成。

在一些情况下，一凸块下金属层207可为构成于该金属化层109的最底层 的一底部表面上，而该介电层203和该钝化层205在此具有开口。该凸块下金 属层207是与该金属化层109的最底层中的金属节段111相接触，并可提供为 以稍后将该插入物201连接至该封装基板121的点处/范围。

一或更多的C4凸块119可提供该封装基板121与该无基板插入物201之 间的连接。该C4凸块119可为构成于该凸块下金属层207与该封装基板121 的一接片(未予图示)之间。

通过运用一并未实作具有穿透硅质通道的插入物基板层的无基板插入物， 可供实现一种较为简易的制造程序，并同时仍能针对于一些包含具有成本敏感 性的微小形式因子装置的应用项目保持高密度互连。

图3为一说明一种用以制造运用无基板插入物技术的SSIT产物的方法的 流程图。图3应并同于图4-1至4-9而参照，该图式说明一种用以制造运用无 基板插入物技术的SSIT产物的方法的截面略图。

首先，在一基板上构成一介电层，即如项目301所示。该介电层可含有二 氧化硅及任何其他的适当介电材料。该介电层可为利用任意数量的不同沉积技 术所构成。

一旦构成该介电层后，即可在该介电层上构成含有多个由介电材料所分隔 的金属节段的多个金属化层，即如项目303所示。图4-1显示一截面视图，此 图描绘项目301和303的最终结果。尤其，图4-1说明一经构成于基板401上 的介电层203(这是获自于项目301)。同时也包含经构成于该介电层203上的 多个金属化层109(这是获自于项目303)。该金属化层109含有多个金属节段 111，这些节段可为由铜或者任意数量的其他种类金属所组成。该介电材料203 可含有二氧化硅及任何其他的介电材料。

各个金属化层109中该金属节段111可含有对应于不同IC晶粒的不同群 组115。例如，一金属化层109可含有该金属节段111的第一群组115，此群 组是对应于一第一IC晶粒，以及该金属节段111的第二群组115，此群组则 是对应于一第二IC晶粒。重点是应注意到可根据所予构成的SSIT产物的特定 应用项目来运用该金属节段111的任何数量的不同群组115。

此外，该金属节段111的各个不同群组115可具有不同的节段密度。例如， 一金属化层109可含有该金属节段111的一第一群组，此群组具有特定数量的 金属节段111(也即节段密度)，以及该金属节段111的一第二群组115，此群 组具有不同数量的金属节段111(也即节段密度)。在各个金属化层109中该金 属节段111的各个不同群组115的节段密度可为依照所予构成的SSIT产物的 IC晶粒的组态而定。例如，一金属化层109的金属节段111中对应于具有低 连接数量的第一IC晶粒的第一群组115相较于该金属化层109的金属节段111 中对应于具有高连接数量的第二IC晶粒的第二群组115可拥有较低的节段密 度。然在不同金属化层109中的金属节段111里对应到相同IC晶粒的多个群 组115的节段密度则无须为相同(也即该可为相同或相异)。

现返回图3，其次，可将多个IC晶粒设置在一最顶金属化层的顶部表面 上，即如项目305所示。图4-2显示一截面视图，此图描绘此项制造处理的最 终结果。在所示图式中，可设置该多个IC晶粒101、101’以使得该能够经由微 凸块117连接至该最顶金属化层109的金属节段111。

在一些情况下，该集成电路晶粒101、101’可为异质性IC晶粒。例如，一 第一IC晶粒101相较于一第二IC晶粒101’可执行不同的功能性并且具有不同 的规格。在其他情况下，该集成电路晶粒101、101’则可为同构型IC晶粒。例 如，一第一IC晶粒101相较于一第二IC晶粒101’可执行相同的功能性并且具 有相同的规格。

现返回图3，然后可利用晶圆模铸处理以裹封该IC晶粒，即如项目307 所示。图4-3显示一截面视图，此图描绘此项制造步骤的最终结果。在所示图 式中，该模铸裹封123裹封该IC晶粒101、101’。该模铸裹封123可提供抗防 于可能对该IC晶粒101、101’效能造成影响的环境因素(即如温度、外部污染 等等)的保护。此外，该模铸裹封123可对该IC晶粒101、101’提供机械稳定 性。

现返回图3，接着可移除该基板，即如项目309处所示。移除该基板的程 序可分为两个部份。首先可利用机械研磨/抛光程序以薄化该基板，在一些具 体实施例里可将该基板薄化自20下至50μm的任处。图4-4显示一截面视图， 此图描绘薄化该基板401的最终结果。在向下薄化该基板401之后，接下来可 利用高选择性硅晶蚀刻制程以移除薄化后的该基板401。图4-5显示一截面视 图，此图描绘移除该基板401的最终结果。

接着返回图3，在移除该基板401之后，可在该介电层处构成一或更多开 口，即如项目311处所示。图4-6显示一截面视图，此图描绘构成该一或更多 开口的最终结果。在该介电层203处所构成的一或更多开口会延伸穿过该介电 层203，并且可供接触于该多个金属化层109的最底层109中的多个金属节段 111。该一或更多开口可为利用高选择性的硅晶蚀刻制程所构成。

现返回图3，当既已于该介电层203中构成该一或更多开口之后，可在该 介电层203上选择性地构成一钝化层，即如项目313处所示。图4-7显示一截 面视图，此图描绘构成该钝化层205的最终结果。该钝化层205也可含有一或 更多开口，其开口在空间上是对应于位在该介电层203处的一或更多开口以供 接触于该金属化层109的最底层109中的多个金属节段111。该钝化层205的 目的是在构成该SSIT产物的处置过程中提供应力缓冲。该钝化层205可为由 有机聚酰亚胺或是任何其他的适当材料所组成。

现返回图3，当既已于该介电层203上构成该钝化层205后，可在该金属 化层209的最底层209上选择性地在构成一凸块下金属层，即如项目315处所 示。图4-8显示一截面视图，此图描绘构成该凸块下金属层207的最终结果。 该凸块下金属层207可为构成于该金属化层109的最底层109的一底部表面上， 而该介电层203和该钝化层205在此具有开口。该凸块下金属层207是与该金 属化层109的最底层109的金属节段111相接触，并可提供为以稍后将该插入 物连接至该封装基板的点处/范围。

在所示图式里，该多个金属化层109、该介电层203、该钝化层205及该 凸块下金属层207并同地构成该无基板插入物201。在一些其中并未构成该钝 化层205及/或该凸块下金属层207的情况下，该无基板插入物201可为由该 多个金属化层109与该介电层203所构成。

现返回图3，一旦既已构成该凸块下金属层207之后，即可将该无基板插 入物201和该IC晶粒101、101’设置在该封装基板上以构成如项目317所示的 SSIT产物。图4-9中显示一截面视图，此图描绘将该无基板插入物201和该 IC晶粒101、101’设置在该封装基板121上的最终结果。可利用一或更多的 C4凸块119以设置该无基板插入物201和该IC晶粒101、101’而接触于该封 装基板121。该C4凸块119可提供该封装基板121与该无基板插入物201之 间的连接。该C4凸块119可为构成于该凸块下金属层207与该封装基板121 的一接片(未予图示)之间。

即如前文所述，通过运用一并未实作具有穿透硅质通道的插入物基板层的 无基板插入物，可供实现一种较为简易的制造程序，并同时仍能针对于一些包 含例如具有成本敏感性的微小形式因子装置的应用项目保持高密度互连。

应注意到，即如在本案文中所使用者，该词汇「之上」可指直接地或间接 地位于其上。例如，当该介电层是经描述为构成于该最底金属化层的底部表面 「之上」时，该介电层可为直接地位于(即如邻接于)该最底金属化层的底部表 面之上，或者是间接地位于该底部表面之上(即如该介电层可位于该介电层与 该最底金属化层间的另一覆层之上)。而如另一范例，当该IC晶粒是经描述为 位于该最顶金属化层的顶部表面「之上」时，该IC晶粒可为直接地位于(即如 邻接于)该最顶金属化层的顶部表面之上，或者是间接地位于该顶部表面之上 (即如该IC晶粒可位于该IC晶粒与该最顶金属化层间的另一覆层之上)。

同时，即如在本案文中所使用者，该词汇「多个」可指两个或更多个物项。 例如，「多个」金属化层可指两个或更多个金属化层，这可为或无需所有的可 获用金属化层。据此，该词汇「每一个该多个金属化层」可指两个或更多个金 属化层的每一者，其可指所有的可获用金属化层，或非所有的可获用金属化层。

前文中虽显示并描述诸多特性，然将能了解该并非欲以限制本发明，同时 熟谙本项技艺的人士应能知晓确可进行各式变化及修改而不致悖离本发明的 范畴。据此，应将本说明书及图式视为示范性质但不具限制意义。本发明应涵 盖所有各种替代、修改和等同项目。