一种用于“硅通孔”TSV-Cu结构工艺残余应力的测试方法

摘要

一种用于“硅通孔”TSV-Cu结构工艺残余应力的测试方法，属于电子信息技术领域。用压头向下对实验试样中硅通孔中的铜柱进行挤压，同时记录压头向下作用时的位移和压力F，获得压力F和位移曲线，得到压力F下降时的门槛值，并将压力F的门槛值代入压力和界面切应力转换公式中，便得到镀铜工艺制作的硅通孔结构TSV-Cu中铜和硅界面处发生滑移时的切应力门槛值τ

说明书

技术领域

本发明涉及一种工艺残余应力测试方法，在本专利中命名为“切应力门槛 值法”。它面向下一代三维（3D）互联电子封装技术，针对采用镀铜工艺制作的 “硅通孔”TSV（Through-Silicon Via）3D互连封装结构在制作过程中产生的工 艺残余应力，发明了一种基于界面切应力的针对TSV-Cu（镀铜工艺制作的硅通 孔）工艺残余应力测试方法，属于电子信息技术领域。

背景技术

随着信息产业的快速发展，以及消费者对电子产品更小、更便捷、更高可 靠性不断增长的需求，传统的平面（2D）电子封装技术越来越难以满足这种需 求，并且研发成本也越来越高。因此三维（3D）封装技术得到越来越多的关注， 而在众多的3D封装技术中，硅通孔（Through-Silicon Via）简称TSV被认为是 3D封装的核心。

在TSV制作过程中，要经历刻蚀、PECVD（等离子增强化学气相沉积）、 PVD物理气相沉积、电镀（铜）、CMP（化学机械抛光）等多个复杂工艺步，且 不同工艺步的温度相差悬殊，而TSV结构中不同材料的热膨胀系数有所不同， 例如铜的热膨胀系数是硅的6倍，这就导致在最后制作的TSV中存在着不同程 度的工艺残余应力。残余应力的存在会严重影响着电子器件的热机械可靠性， 包括降低电子产品的电气性能、降低可靠性、缩短服役周期等等，所以急需对 TSV结构中工艺残余应力进行有效的测量评估，从而为改进TSV的制造工艺， 提高电子产品质量和可靠性提供技术支撑。

在现有的关于TSV-Cu结构残余应力测试中，往往使用纳米压痕仪、拉曼光 谱、X射线等方法对TSV进行残余应力的测试，但是采用不同方法测试的残余 应力结果相差较大，并且不同的测试方法会对试样进行切割剖分等会使试样中 残余应力得到释放的处理方法，这就使得测试结果精度有待提高。针对TSV-Cu （镀铜工艺制作的硅通孔）的工艺残余应力的测试方法需要进一步发展。

发明内容

本发明专利的目的在于提供一种针对TSV-Cu在制作过程中产生的工艺残 余应力进行测试的独特方法，在此命名为“切应力门槛值法”通过力学实验以 及实验结果处理得到TSV-Cu中的工艺残余应力，实验原理简单，可靠度高。

本发明专利为一种工艺残余应力测试方法，实验装置主要括压头1，实验试 样2，试样载台3，铂金电加热片4四部分组成。其中试样载台3上开有一个通 孔，且直径要比试样2中硅通孔的直径要大。试样载台3在最下方，实验试样2 放置在试样载台3上并将实验试样2中的铜柱同试样载台3中的孔洞对中，铂 金电加热片4共四片位于实验试样2中上表面硅通孔的四周。压头1位于实验 试样2的上方，从上往下对实验试样中的铜柱进行挤压。

其包括如下步骤：

S1：实验时，用压头1向下对实验试样2中硅通孔中的铜柱进行挤压，同 时记录压头向下作用时的位移和压力F，得到压力F突然下降时的门槛值(F突 然下降且降幅最大时的压力值），并将此值代入压力和界面切应力转换公式（1） 中，便得到镀铜工艺制作的硅通孔结构TSV-Cu中铜和硅界面处发生滑移时的切 应力门槛值τ₀。

${\tau }_0\approx \frac{F}{2\mathrm{\pi rt}}---\left(1\right)$

式（1）中，F为压头压力，r为TSV(硅通孔)中孔的半径，t为实验试样的厚度。 在加载过程中，采用缓慢小力值的加载方式，加载速度为0.1mm/min。同时采用 铂金电加热片4给试样进行加热，加载精度为1K，促使铜和硅的界面处发生扩 散滑移。

S2：TSV-Cu结构工艺残余应力计算方法。根据公式（2）：

${\sigma }_R=\frac{{\tau }_0}{2{\pi }^3}{\left(\frac{\lambda }{h}\right)}^3---\left(2\right)$

其中σ_R为结构中铜和硅界面上作用的正应力，即此实验需要测量的“硅通 孔”TSV-Cu残余应力；τ₀为第一步中测得的铜和硅界面处发生滑移时的切应力 门槛值；λ和h为利用SEM（扫描电子显微镜）测得的铜和硅界面粗糙度系数， 其中λ为界面粗糙度的波长，h为界面粗糙度波峰和波谷见的距离。

本发明可以获得如下有益效果：

1.相对于以往针对TSV-Cu的各种残余应力测试方法，最大程度的保持的 试样的完整性，不需要对试样进行剖面切割，不会引起残余应力的释放，测试 结果更加精确。

2.测得的切应力结果经由式（2）进行换算后，即可得到试样中的残余应力 水平，方法简洁可靠，而且可以直观的判断残余应力的正负（即残余应力是拉 应力还是压应力）。

附图说明

图1是TSV-Cu残余应力测试装置示意图。

图2是TSV-Cu残余应力测试装置中间剖面示意图。

图3是实验试样2示意图。

图4是实验载台3示意图。

图中：1、压头，2、实验试样，3、试样载台，4、铂金电加热片。

具体实施方式

该实验装置主要由压头1，实验试样2，试样载台3三部分组成。如附图所 示。实验步骤如下：

首先，将实验试样2放置到试样载台3上面，试样载台3中间带有孔洞， 并且孔洞的直径D比TSV-Cu的直径略大。将压头、TSV-Cu（填铜部分）和试 样载台2的孔洞三部分对中。

然后，用压头1向下缓慢挤压铜，加载速度为0.1mm/min，压头端部的直径 要略小于TSV的直径。在加载过程中，记录位移和压力值，同时采用铂金电加 热片4给试样进行加热，加载精度为1K，促使铜和硅的界面处发生扩散滑移。 通过观察压力F和位移曲线，得到压力F突然下降时的门槛值，并将此值代入 压力和界面切应力转换公式（1）中，便得到TSV-Cu（镀铜工艺制作的硅通孔 结构）中铜和硅界面处发生滑移时的切应力门槛值τ₀。

${\tau }_0\approx \frac{F}{2\mathrm{\pi rt}}---\left(1\right)$

式（1）中，F为压头压力，r为TSV(硅通孔)的半径，t为实验试样的 厚度。

${\sigma }_R=\frac{{\tau }_0}{2{\pi }^3}{\left(\frac{\lambda }{h}\right)}^3---\left(2\right)$

其中σ_R为结构中铜和硅界面上作用的正应力，即此实验需要测量的“硅通 孔”TSV-Cu残余应力；τ₀为第一步中测得的铜和硅界面处发生滑移时的切应力 门槛值；λ和h为利用SEM（扫描电子显微镜）测得的铜和硅界面粗糙度系数， 其中λ为界面粗糙度的波长，h为界面粗糙度波峰和波谷见的距离。

最后将得到的门槛值τ₀代入到式（2）中，结合事先由SEM测量出的TSV 壁面粗糙度参数λ和h，便可以计算出TSV-Cu中的残余应力σ_R。