一种抑制双极效应的隧穿场效应晶体管及其制备方法

摘要

本发明公开了一种抑制双极效应的隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管的漏区与沟道区采用不同的半导体材料，并且漏区的禁带宽度要大于沟道区的禁带宽度，可以有效抑制双极效应，并且降低了器件的亚阈泄漏电流，同时又不影响器件的开态电流，因此可以提高器件的开关电流比，也降低了器件的亚阈斜率，非常明显地提高了器件的性能。

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种隧穿场效应晶体管及其制备 方法。

背景技术

在集成电路器件技术发展中，器件的尺寸按摩尔(Moore)定律不断缩小， 从而集成电路的集成密度增大。但沟道长度的缩小带来的严重的短沟道效应及严 重的性能退化，特别是亚阈泄漏电流的增大带来的严重的静态功耗问题，使得传 统的场效应晶体管已经不能作为未来新一代器件的候选。因此，领域内致力寻求 新器件方案，包括新结构、新材料等。而隧穿场效应晶体管(TFET)是一种新 型工作机制器件，可以抑制短沟道效应，有效减小泄漏电流，因此其具有低静态 功耗的优势。同时其亚阈斜率可以打破KT/q的限制(常温下为60mV/dec)，这 有利于在低电源电压下工作。然而，隧穿效应晶体管(TFET)面临着驱动电流 小以及低亚阈斜率的电流区域小的问题。目前，领域内提出各种优化方案，包括 减薄栅氧化层厚度、采用高K栅材料、采用双栅结构等；也包括使用非硅材料， 如窄禁带材料的Ge等其他材料，Broken-gap结构等的III-V族材料。而在减薄 栅氧化层厚度或使用高K材料时，或者在使用窄禁带半导体时，在提高器件性 能的同时也会导致双极效应(ambipolar behavior)明显，使得双极泄漏电流 (ambipolar leakage)增加，表现为亚阈电流增大，这将使得器件的性能退化。

图1是现有技术的平面隧穿场效应晶体管(TFET)的剖面图；其中100为晶体 管的沟道区，101为晶体管的源区，102是晶体管的漏区以及103是晶体管的栅 绝缘介质层，通常晶体管的源区与漏区的掺杂类型相反，其中源区101、漏区102 以及沟道区100均为同种半导体材料。

发明内容

本发明的一个目的在于提出一种可以抑制双极效应的隧穿场效应晶体管。

本发明的抑制双极效应的隧穿场效应晶体管包括：

采用第一种半导体材料的具有轻掺杂的衬底区；

在衬底区上形成的栅叠层区，栅叠层区至少包括栅绝缘层和栅导电层；

在衬底区上且在栅叠层区下形成的沟道区；

在衬底区上且在沟道区的一侧形成的采用第二种半导体材料的具有第二种 掺杂类型的漏区；

在衬底区上且在沟道区的另一侧形成的采用第一种半导体材料的具有第一 种掺杂类型的源区；

在覆盖在栅叠层区、源区和漏区上的绝缘层上形成的源区上的源电极、漏区 上的漏电极和栅叠层区上的栅电极。

其中，第一种半导体材料可以是锗、单晶硅、多晶硅以及绝缘材料上的硅等 半导体材料中的一种；第二种半导体材料可以是单晶硅、多晶硅以及砷化镓等半 导体材料的一种，并且选择材料时需满足其禁带宽度要求大于第一种半导体材料 的禁带宽度；栅绝缘层的绝缘材料可以是氧化硅、氧化铪、氧化钽、氧化镧以及 氧化氟等高K栅材料中的一种；栅导电层的导电材料可以是掺杂的多晶硅、氮 化钛、氮化钽以及金属等材料中的一种；绝缘层的绝缘材料可以是氧化硅或氮化 硅；电极的导电材料可以是铝、铜、钨等金属中的一种。第一种掺杂类型和第二 种掺杂类型为互补的杂质，如磷或硼等。

本发明的另一个目的是提供一种抑制双极效应的隧穿场效应晶体管的制备 方法。

本发明提供的隧穿场效应晶体管的制备方法包括：

1)提供一个具有第一种掺杂类型的第一种半导体材料作为衬底区；

2)淀积形成第一层硬质掩膜和第一层光刻胶；

3)掩膜曝光第一层光刻胶并刻蚀第一层硬质掩膜光刻出漏区的图形窗口；

4)去除第一层光刻胶，然后在第一层硬质掩膜的作用下腐蚀第一种半导体 材料的衬底区，形成与漏区对应的槽区；

5)淀积具有第二种掺杂类型的第二种半导体材料；

6)剥离第一层硬质掩膜以及在其上的第二种半导体材料，并用CMP平坦 化；

7)淀积形成栅绝缘层，再淀积形成栅导电层；

8)淀积第二层光刻胶；

9)掩膜曝光光刻出源区的图形窗口和漏区的图形窗口，再刻蚀栅导电层和 栅绝缘层，直至第一种半导体材料的衬底区，从而形成包括栅绝缘层和栅导电层 的栅叠层区；

10)去除第二层光刻胶，再淀积第三层光刻胶；

11)掩膜曝光光刻出源区的图形，再离子注入形成第一种掺杂类型的源区， 同时形成连结源区和漏区的沟道区；

12)去除第三层光刻胶；

13)淀积形成绝缘层，然后掩膜曝光刻蚀出源区、漏区以及栅叠层区上的源 电极通孔、漏电极通孔和栅电极通孔；

14)用电极的导电材料填充源电极通孔、漏电极通孔和栅电极通孔形成源电 极、漏电极和栅电极。

本发明提出的隧穿场效应晶体管特点在于漏区的半导体材料与源区和沟道 区的材料不一样，使用了宽禁带材料作为漏区，同时宽禁带的漏区与栅叠层区对 准或交叠，交叠时的抑制效果最好。

本发明晶体管中使用宽禁带的漏区与沟道区构成异质结结构，其能带结构要 求漏区的禁带宽度要大于沟道区的。

该隧穿场效应晶体管可以用于抑制隧穿场效应晶体管中的双极效应，减小亚 阈泄漏电流，优化晶体管的亚阈区特性，最终可提高器件开关性能参数Ion/Ioff 电流比和减少器件的亚阈斜率。

本发明的有益效果是：可以有效抑制双极效应，并且降低了器件的亚阈泄漏 电流，同时又不影响器件的开态电流，因此可以提高器件的开关电流比，也降低 了器件的亚阈斜率，非常明显地提高了器件的性能。

附图说明

图1是现在的平面隧穿场效应晶体管的剖面图；

图2是根据本发明的隧穿场效应晶体管的制备方法的一个实施例制备的隧 穿场效应晶体管的剖面图；

图3至图16是制备如图2所示的晶体管的工序的剖面图；

图17是以本发明的实施例的为例用来简单介绍本发明的原理的示意图；

图18是根据本发明的实施例制备的晶体管的仿真效果的展示图。

具体实施方式

下面结合附图，具体说明本发明的实施方式。

隧穿场效应晶体管的双极效应是由于在漏端结处会产生带带隧穿 (band-to-band tunneling)电流，使得亚阈泄漏电流增大，晶体管的性能退化。 而带带隧穿电流与半导体的禁带宽度成负指数关系同时结的泄 漏电流也与禁带宽度成负指数关系。因此，漏区使用较大禁带宽度的半导体，可 以减小关态时沟道区对漏区的带带隧穿电流和漏端结处的泄漏电流。本发明的实 施例中，源区和沟道区为半导体锗，其禁带宽度为0.67eV；漏区为半导体硅， 其禁带宽度为1.12eV。图17所示为使用窄禁带的锗作为漏区的晶体管与使用宽 禁带硅的晶体管在关态时界面附近的沿沟道方向的能带图，可以看出宽禁带的硅 (虚线)比窄禁带的锗具有更大的隧穿宽度，使得宽禁带的漏端结处带带隧穿电 流变小，从而起到抑制双极的作用；另一方面，较大禁带宽度的硅在漏端结处产 生的结泄漏电流也会减小。

图2是根据本发明的隧穿场效应晶体管的制备方法的一个实施例制备的隧 穿场效应晶体管的剖面图。该隧穿场效应晶体管共有三个电极：漏电极、栅电极 和源电极，为三端器件。该隧穿场效应晶体管还包括栅叠层区、源区202、漏区 201、沟道区205以及衬底区200，其中的栅叠层区至少包括栅绝缘层203和栅 导电层204。栅绝缘层203的绝缘材料为淀积得到的二氧化硅，也可以是其他高 K材料。栅导电层204为重掺杂的多晶硅，也可以是铝等金属材料。衬底区200 为锗半导体材料，也可以是硅等半导体材料。漏区201为硅半导体材料，也可以 是其他半导体材料，但其能带需满足设计要求，即要求其禁带宽度大于衬底区的 材料的禁带宽度。源区202为采用硼离子重掺杂的区域；漏区201为磷离子重掺 杂的区域；衬底区200为硼离子的轻掺杂区域。通常漏区201与源区202的掺杂 类型相反，但衬底200的掺杂类型可以不要求，而只要求轻掺杂即可。

图3～17描述的是本发明提供的隧穿场效应晶体管的制造方法的一个实施例 的制造工序，步骤如下：

首先，准备一个锗半导体作为衬底区200，如图3所示；

接下来，淀积氮化硅形成第一层硬质掩膜401和第一层光刻胶402，如图4 所示；

接下来，掩膜曝光第一层光刻胶402并刻蚀第一层硬质掩膜401光刻出漏 区的图形窗口501，如图5所示；

接下来，去除第一层光刻胶402，然后在第一层硬质掩膜401的作用下腐蚀 锗半导体的衬底区200，形成与漏区对应的槽区601，槽深为30nm，如图6所示；

接下来，淀积一层厚30nm的掺磷的硅半导体701，如图7所示；

接下来，剥离第一层氮化硅硬质掩膜401以及在其上的硅半导体701，并用 CMP平坦化形成漏区201，如图8所示；

接下来，淀积一层二氧化硅材料，形成栅绝缘层901，再淀积掺杂的多晶硅， 形成栅导电层902，如图9所示；

接下来，淀积第二层光刻胶1001，如图10所示；

接下来，掩膜曝光栅绝缘层901、栅导电层902及第二层光刻胶1001光刻 出漏区的图形窗口1101和源区的图形窗口1102，并刻蚀栅导电层902和栅绝缘 层901，直至锗半导体的衬底区200，从而形成包括栅绝缘层203和栅导电层204 的栅叠层区，如图11所示；

接下来，去除第二层光刻胶1001，然后淀积第三层光刻胶1201，如图12 所示；

接下来，掩膜曝光光刻出源区的图形，再用离子注入形成源区202，同时形 成连结源区和漏区的沟道区205，其中离子束1301为含硼的离子，如图13所示；

接下来，去除第三层光刻胶1201，退火激活杂质离子，如图14所示；

接下来，淀积二氧化硅材料形成绝缘层1501，然后掩膜曝光刻蚀绝缘层形 成在源区202、漏区201以及栅叠层区上的源电极通孔1502、漏电极通孔1503 和栅电极通孔1504，如图15所示；

最后，用金属铝材料填充通孔形成源电极207、漏电极208和栅电极206， 最终晶体管的结构如图16所示。

在本实施例中，采用的第一半导体材料为锗半导体，而第二半导体材料为硅 半导体，从而使得漏区具有比沟道区更宽的禁带宽度。

图18是本发明的实施例的仿真效果的展示图，图中的曲线分别为本发明的 晶体管与常规器件的转移特性曲线。可以看到与常规器件(common device)相 比，本发明的晶体管在开态特性不受影响下的同时有更低的亚阈电流，并抑制了 晶体管的双极效应，也具有更好的平均亚阈斜率(Average SS)。

上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离 本发明的精神和范围内，可做各种的变换和修改，因此本发明的保护范围视权利 要求范围所界定。