用于提高半导体器件性能的在浅沟槽上形成接触孔的方法

摘要

本发明涉及一种NMOS器件的制造方法，尤其涉及一种用以提高NMOS器件中的电子迁移率的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法。本发明通过在NMOS沟道方向的两边添加接触孔设计，并在接触孔内注入热膨胀系数大于二氧化硅的金属，使得该金属在高温沉积并冷却后在浅沟槽中产生张应力，该张应力传导至沟道内，会对沟道形成张应力，从而部分抵消了浅沟槽对沟道产生的压应力，进而增加电子的迁移率，改善了NMOS器件的性能。

说明书

技术领域

    本发明涉及一种NMOS器件的制造方法，尤其涉及一种用以提高NMOS器件中的电子迁移率的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法。

背景技术

随着CMOS半导体器件工艺的发展，以及器件按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。尤其是在一些特殊芯片类型上，如N型的金属氧化物半导体场效应管（NMOS，N-Mental-Oxide -Semiconductor）。

在N型的金属氧化物半导体场效应管的工艺过程中存在着各种各样的应力，有的是工艺过程中被动引入的，有的是为了增强器件性能而主动引入的。其中，浅沟槽（STI）对有源区作用引起的应力就是一种工艺过程中被动引入的应力，该应力会影响器件的性能。

图1是浅沟槽对有源区作用引起的应力图，图2是现有技术中NMOS器件的版图，请参见图1、图2，在浅沟槽工艺之后的热过程中，由于硅和二氧化硅的热膨胀系数不同（硅热膨胀系数约为2.5×10^－6/K，二氧化硅热膨胀系数约为0.5×10^－6/K），在高温情况下的膨胀程度不同，所以当温度降回到室温的时候，在界面处就会产生应力。由于硅的热膨胀系数比二氧化硅大，所以在降温过程中浅沟槽中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道形成压应力。在器件沟道中的压应力，会降低电子的迁移率，降低NMOS器件的性能。

发明内容

本发明公开了一种用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，用以在不增加工艺步骤的前提下，解决现有技术中由于硅和二氧化硅的热膨胀系数不同导致的在沟道中产生压应力，降低NMOS器件性能的问题。

本发明的上述目的是通过以下技术方案实现的：

一种用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，包括：以一氮化硅阻挡层覆盖在一晶体管的有源区、栅极及用于隔离有源区的浅沟槽区域上；在版图设计过程中，在所述晶体管中浅沟槽区域上添加接触孔；进行层间绝缘材料的刻蚀，刻蚀后的接触孔停在氮化硅阻挡层上；进行过刻蚀，以打开接触孔内的氮化硅阻挡层，保证有源区以及多晶硅栅上的接触孔底部被刻蚀干净；对浅沟槽上添加的接触孔进一步加深刻蚀，以保证浅沟槽上接触孔的形成；在接触孔内进行金属填充。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，在接触孔位置，采用高二氧化硅/氮化硅选择比刻蚀气体对层间绝缘材料进行刻蚀，所述高二氧化硅/氮化硅选择比刻蚀气体包括：主刻蚀气体C4F6，辅助性气体Ar和O2。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，采用刻蚀气体进行过刻蚀，所述刻蚀气体采用高选择比气体CH3F。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，采用高二氧化硅/硅选择比刻蚀气体，对浅沟槽上的添加的接触孔进一步加深刻蚀，所述高二氧化硅/硅选择比刻蚀气体为CF4和CH2F2的混合气体。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，所述接触孔中的刻蚀深度由刻蚀时间控制。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，所述刻蚀深度可根据器件性能的需要进行设定。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，所述金属采用热膨胀系数远大于二氧化硅的钨。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，在接触孔内进行金属填充后进行所述金属的化学机械抛光，以形成金属接触孔。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，所述晶体管为N型的金属氧化物半导体场效应管。

如上所述的用于提高半导体器件性能的在浅沟槽上形成接触孔的方法，其中，所述金属的热膨胀系数大于二氧化硅的热膨胀系数，用以在半导体器件加热完成后在浅沟槽内产生张应力，以提高晶体管的性能。

综上所述，由于采用了上述技术方案，本发明解决了现有技术中半导体器件沟道受到浅沟槽的压应力，导致电子的迁移率降低，进而导致降低NMOS器件的性能下降的问题，通过在NMOS沟道方向的两边浅沟槽上添加接触孔设计，并在接触孔内注入热膨胀系数大于二氧化硅的金属，使得该金属在冷却后在沟道内产生张应力，从而增加电子的迁移率，改善NMOS器件的性能。

附图说明

图1是浅沟槽对有源区作用引起的应力图；

图2是现有技术中NMOS器件的版图；

图3是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的版图；

图4A~4D是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的接触孔的工艺实现的过程图，其中：

图4A是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的步骤二的示意图；

图4B是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的步骤三的示意图；

图4C是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的步骤四的示意图；

图4D是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的步骤五的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图2是现有技术中NMOS器件的版图，图3是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的版图，请参见图2、图3，本发明公开了一种用于提高半导体器件性能的在沟槽上形成接触孔的方法的版图，其中，包括：以一氮化硅阻挡层覆盖在一晶体管的有源区、栅极及用于隔离有源区的浅沟槽区域上；在版图设计过程中，在以晶体管的沟道方向的两边的浅沟槽区域添加接触孔设计，既在图2所示的器件版图的基础上，添加浅沟槽上的接触孔的版图，添加后的器件版图如图3所示，添加的接触孔的数量与原接触孔的数量相对应，两侧添加的接触孔的数量相同，且两侧的接触孔关于晶体管的沟道相对称，为后续工艺的实施做好准备；

图4A~4D是本发明用于提高半导体器件性能的在浅沟槽上形成接触孔的方法的接触孔的工艺实现的过程图，其中：

步骤一：请参见图4A，在接触孔位置，进行层间绝缘材料的刻蚀，刻蚀后的接触孔停在氮化硅阻挡层上，图4A中可以看出，此时NMOS器件受到沟道方向的压应力，该压应力的存在大大降低了NMOS器件的性能；

步骤二：请参见图4B，进行过刻蚀，以打开接触孔内的氮化硅阻挡层，保证有源区以及多晶硅栅上的接触孔底部被刻蚀干净，其中，该步骤要求对氧化物的选择比极高，从图4B中可以看出，接触孔的底部已经被刻蚀干净；

步骤三：请参见图4C，对浅沟槽上添加的接触孔进一步加深刻蚀，以保证浅沟槽上接触孔的形成，仅仅针对浅沟槽上添加的接触孔进行进一步的刻蚀，并不对原有工艺中的接触孔进行刻蚀，用以保证浅沟槽上接触孔的形成，要求对硅选择比高，从图4C中可以看出，添加的接触孔已经刻蚀至浅沟槽内；

步骤四：请参见图4D，在接触孔内进行金属填充，所述金属的热膨胀系数大于二氧化硅的热膨胀系数，用以在半导体器件高温接触孔填充工艺完成后，温度回到室温时在浅沟槽内产生张应力，以提高晶体管的性能，由于金属的膨胀系数大于二氧化硅，使得在加热后冷却到室温的过程中，金属收缩的体积要比浅沟槽大，所以会与浅沟槽之间产生张应力，从图4D中也可以看出，金属对周围的浅沟槽二氧化硅产生张应力，进而传导到NMOS器件的沟道之中，形成沟道中的张应力，该张应力与浅沟槽产生在NMOS器件上的压应力部分抵消，从而提高NMOS器件的电子迁移率，进而达到改善NMOS器件性能的目的。

本发明的在接触孔位置，采用高二氧化硅/氮化硅选择比刻蚀气体对层间绝缘材料进行刻蚀，所述高二氧化硅/氮化硅选择比刻蚀气体包括：主刻蚀气体C4F6，辅助性气体Ar和O2。

本发明的采用刻蚀气体进行过刻蚀，所述刻蚀气体采用高选择比气体CH3F。

本发明的采用高二氧化硅/硅选择比刻蚀气体，对浅沟槽上的添加的接触孔进一步加深刻蚀，所述高二氧化硅/硅选择比刻蚀气体为CF4和CH2F2的混合气体。

本发明的所述接触孔中的刻蚀深度由刻蚀时间控制，刻蚀的时间越长则接触孔中刻蚀的就越深，反之，刻蚀的深度就较浅。

本发明中的刻蚀深度可根据器件性能的需要进行设定，根据不同的情况设定不同的刻蚀深度，从而使得在填充金属后NMOS器件能够获得一个合理的张应力。

本发明的金属采用热膨胀系数远大于二氧化硅的钨，其中，钨的热膨胀系数为4.6 ×10^－6/K，远高于浅沟槽中二氧化硅的热膨胀系数0.5×10^-6/K，使得在钨填充之后回到室温的过程中，钨收缩的相对体积比浅沟槽大，从而与浅沟槽间产生较大的张应力，进而达到改善NMOS器件性能的目的。

本发明中还包括：在接触孔内进行金属填充后进行所述金属的化学机械抛光，以形成金属接触孔。

本发明中的晶体管为N型的金属氧化物半导体场效应管。

本发明中的所述金属的热膨胀系数大于二氧化硅的热膨胀系数，用以在半导体器件加热完成后在浅沟槽内产生张应力，以提高晶体管的性能。

本发明可以应用在65nm CMOS工艺中，在接触孔的刻蚀过程中，在Lam 介质刻蚀设备Flex上采用分步刻蚀的条件，形成500A的深入浅沟槽中的接触孔，对周围的浅沟槽中二氧化硅产生张应力，进而传导到NMOS的沟道之中，对NMOS器件的电子迁移率产生提高作用。刻蚀步骤如下:

1、抗反射层刻蚀：200w(27MHz power)，100mt，150sccm CF4/50s。

2、氧化物主刻蚀，停止在SiN上,刻蚀条件：

1200w(2MHz)，1000w(27MHz)，60mt，10sccm C4F6，7sccm O2，400sccm Ar，时间120s。

3、氮化硅刻蚀,此步要求对氧化物选择比极高，条件：

80mt，300w(27MHz)，30sccm CH3F，10sccm O2，刻蚀时间40s。

4、沟槽中氧化物刻蚀,要求对Si选择比高，条件：

70mt，200w(27MHz)30sccm CF4，45sccm CH2F2，5sccm O2，时间：35s。

综上所述，由于采用了上述技术方案，本发明改进了现有技术中半导体器件受到沟道的压应力，导致电子的迁移率降低，进而导致降低NMOS器件的性能下降的问题，通过在NMOS沟道方向的两边添加接触孔设计，并在接触孔内注入热膨胀系数大于二氧化硅的金属，使得该金属在沉积冷却后在沟道内产生张应力，抵消部分由于浅沟槽对沟道产生的压应力，从而增加电子的迁移率，改善NMOS器件的性能。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。