具有合并的MOS和双极器件的压控振荡器和混频器

摘要

一种压控振荡器包括：第一合并的器件，其具有第一双极晶体管和第一MOS晶体管，所述第一双极晶体管具有与所述第一MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第一MOS晶体管的其他源/漏结共用共同有源区的发射极；第二合并的器件，其具有第二双极晶体管和第二MOS晶体管，所述第二双极晶体管具有与所述第二MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第二MOS晶体管的其他源/漏结共用共同有源区的发射极；和第一电感，其与所述第一双极晶体管的集电极和所述第二双极晶体管的基极均相连。

说明书

技术领域

本发明一般涉及集成电路(IC)设计，更具体涉及用于各种电路设计应用的具有合并的MOS/双极器件的压控振荡器。本专利申请与申请号为NO.2006/0197185，注册于2005年3月7日相同发明人的美国专利申请相关；和与申请号为NO.2007/0105301，注册于2006年10月30日相同受让人的美国专利申请相关；在此可通过参考将这些申请所揭示的全部内容合并至此。

背景技术

压控振荡器(VCO)是电子振荡器，其被设计为由电压输入控制该VCO在震荡频率中。该VCO在由电压输入控制的频率上生成在预定的电压级上变化的信号。VCO可应用在各种电路中，例如在通讯应用中的锁相环。这些锁相环能够生成稳定的频率，从噪声通讯信道中复原信号，或在数据逻辑设计中分布时钟定时脉冲。

图1A示意性地示出了传统Hartley振荡器100以解释简单的电子振荡器的工作，其包括场效应晶体管(FET)102，电容108和电感104和106。该FET 102具有与DC电源110相连的源极，与串行连接的电感104和106的共用节点相连接的漏极，和与电容108端相连的栅极。电容108和电感104和106并行连接。该Hartley振荡器100为LC电子振荡器，其从电容108和电感104和106的获得反馈。该电容108作为储存电路。可通过改变电容108的电容值以改变振荡频率。

图1B为示出了在通讯应用中射频(RF)器件中通常采用的压控振荡器(VCO)的电路图。串行连接的电感152和电容164，由NMOS晶体管172周期性地“开启”和“关闭”以分别控制电容164的放电和充电，从而形成LC振荡器。对称地，串行连接的电感154和电容152，由NMOS晶体管174周期性地“开启”和“关闭”以分别控制电容162的放电和充电。NMOS晶体管172的栅极与节点B相连。随着电容162的充电，节点B的电压增加。当节点B的电压超过NMOS晶体管172的门限电压时，NMOS晶体管172将被“开启”并引起电容164的放电。对称地，NMOS晶体管174的栅极与节点A相连。随着电容164的充电，节点A的电压增加。当节点A的电压超过NMOS晶体管174的门限电压时，NMOS晶体管174将被“开启”并引起电容162的放电。为了控制振荡器的频率，将可控电压施加至在节点VTUNE的电容162和164，。与节点VTUNE的电压的变化成正比例，电容162和164的电容值变化，因此频率也变化。事实上，具有压控可变电容的电容162和164也称为可变电抗器。

然而，在标准CMOS工艺中可变电抗器仅能被用在VCO中。参照美国专利申请NO.2006/0197185和NO.2007/0105301，合并的MOS/双极器件也能用于构造可变电抗器以及混频器。

发明内容

本发明提出采用合并的MOS晶体管和BJT(双极晶体管)器件的VCO。在本发明的一个实施例中，VCO包括：具有第一双极晶体管和第一MOS晶体管的第一合并的器件，该第一双极晶体管具有与第一MOS晶体管的一个源/漏共用共同有源区的集电极，和与第一MOS晶体管的其他源/漏共用共同有源区的发射极；具有第二双极晶体管和第二MOS晶体管的第二合并的器件，第二双极晶体管具有与第二MOS晶体管的一个源/漏共用共同有源区的集电极，和与第二MOS晶体管的其他源/漏共用共同有源区的发射极；与所述第一双极晶体管的集电极和所述第二双极晶体管的基极相连的第一电感，和与所述第二双极晶体管的集电极和所述第一晶体管的基极相连的第二电感。

在本发明的另一实施例中，该VCO包括：第一合并的器件，其具有第一双极晶体管和第一MOS晶体管，所述第一双极晶体管具有与所述第一MOS晶体管的一个源/漏共用共同有源区的集电极，和与所述第一MOS晶体管的其他源/漏共用共同有源区的发射极；具有第二双极晶体管和第二MOS晶体管的第二合并的器件，所述第二双极晶体管具有与所述第二MOS晶体管的一个源/漏共用共同有源区的集电极，和与所述第二MOS晶体管的其他源/漏共用共同有源区的发射极，与所述第一MOS晶体管的源/漏和所述第二MOS晶体管的栅极相连的第一电感，和与所述第二MOS晶体管的源/漏和所述第一MOS晶体管的栅极相连的第二电感。

然而，本发明工作的方法和构造连同其中附加的目的和优点将从结合附图的下述具体实施例的描述中得到更好的理解。

附图说明

图1A和1B示意性地示出了传统的电子振荡器。

图2A和2B示意性地示出了合并的MOS晶体管和BJI器件。

图3A和3B示意性地示出了根据本发明的一个实施例的采用合并的MOS晶体管和BJT器件的压控振荡器。

图4A和4B示意性地示出了根据本发明另一实施例的采用合并的MOS晶体管和BJT器件的压控振荡器。

具体实施方式

本发明描述了采用合并的硅上金属(MOS)晶体管和双极结晶体管(BJT)的压控振荡器(VCO)，以下仅示出了本发明的各种实施例以揭示本发明其中的原理。可以理解的是通过以下清楚的描述，本领域技术人员将能够具体实现本发明的原理进行各种等同的修改。

由相同受让人的公开的美国专利申请NO.2006/0197185和NO.2007/0105301描述了合并的MOS和BJT结构。在此通过参考他们的全部内容而将公开的美国专利申请的内容并入。

图2A为提供了合并的NMOS晶体管和NPN双极晶体管的器件200的电路图。该合并的器件200包括NMOS晶体管202和NPN双极晶体管204。NMOS晶体管202具有与NPN双极晶体管204的集电极共用共同有源区的一个源/漏端，且其他源/漏端与NPN双极晶体管204的发射极共用共同有源区。NMOS晶体管202的栅极适合于由控制信号进行控制。NPN双极晶体管204的基极适合于施加偏置，以增加集电极和发射极之间的电流增益。

类似地，图2B为提供了合并的PMOS晶体管和PNP双极晶体管的器件210的电路图。该合并的器件210包括PMOS晶体管212和PNP双极晶体管214。该PMOS晶体管212具有与PNP双极晶体管214的集电极共用共同有源区的一个源/漏端，且其他源/漏端与PNP双极晶体管214的发射极共用共同有源区。PMOS晶体管212的栅极适合于由控制信号进行控制。PNP双极晶体管214的基极适合于施加偏置，以增加集电极和发射极之间的电流增益。正如在公开的美国专利申请NO.2006/0197185和NO.2007/0105301中所讨论的，该合并的器件200和210完全适用于各种通用的CMOS工艺。

图3A示意性地示出了根据本发明的一个实施例采用图2A中所示的合并的MOS和BJT器件200的VCO 300。该VCO 300包括合并的MOS和BJT器件302a和302b，电感308a和308b，和电流源器件304。电感308a和308b串行地连接在合并的MOS和BJT器件302a和302b之间，其中，电压源VDD连接至串行连接两个电感308a和308b的端点上。合并的MOS和BJT器件302a包括NMOS晶体管N1和NPN双极晶体管B1。该NMOS晶体管N1具有与NPN双极晶体管B1的集电极在节点312上共用共同有源区的漏极，和与NPN双极晶体管B1的发射极在节点314上共用共同有源区的源极。合并的MOS和BJT器件302b包括NMOS晶体管N2和NPN双极晶体管B2。该NMOS晶体管N2具有与NPN双极晶体管B2的集电极在节点316上共用共同有源区的漏极，和与NPN双极晶体管B2的发射极在节点314上共用共同有源区的源极。将NMOS晶体管N1和N2的栅极连接在一起并被控制信号VIN所控制。双极器件B1的基极与节点316相连接，其还与电感308b、双极晶体管B2的集电极和NMOS晶体管N2的漏相连。双极晶体管B2的基极与节点312相连，其还与电感308a、双极晶体管B1的集电极和NMOS晶体管N1的漏相连。双极晶体管B1的集电极和发射极之间的电容作为为电感308a充电和放电的电容。类似地，双极晶体管B2的集电极和发射极之间的电容作为为电感308b充电和放电的电容。NMOS晶体管304限制了向合并的MOS和BJT器件302a和302b提供的电流，因此其能够控制VCO 300的震荡频率。

在运行中，随着电压源VDD对双极晶体管B1和B2中的电容充电，节点312和316的电压也随之增加直至双极晶体管B1和B2被开启。接着双极晶体管B1和B2中的电容开始放电直至双极晶体管B1和B2被关闭并开始另一个充电过程。NMOS晶体管N1和N2能够通过短路双极晶体管B1和B2的集电极和发射极，从而分别通过双极晶体管B1和B2控制振荡。任一个AC信号或DC信号可被施加在节点VIN上。通过将NMOS晶体管N1和N2与双极晶体管B1和B2合并，该器件300既可作为VCO，也可在VIN施加AC信号时作为混和器。

图3B示意性地示出了根据本发明的另一个实施例采用图2A中所示的合并的MOS和BJT器件200的VCO 320。VCO 320与图3A中所示的VCO 300之间唯一的不同仅在于：在VCO320中加入了分别在双极晶体管B1和B2基极和节点VTUNE之间的一对电容326a和326b。该VCO 320与图1B中所示的传统VCO150类似，但是将图3B中合并的MOS和BJT的器件302a和302b分别代替了图1B的NMOS晶体管172和174。图3B的可变电抗器326a和326b与图1B中的可变电抗器162和164执行相同的充电和放电功能。在节点VTUNE上施加电压能够进一步调整VCO 320的频率范围。

可选择地，图4A示出了根据本发明的再一实施例的采用图2A中所示的合并的MOS和BJT器件200的VCO 400。该VCO 400包括合并的MOS和BJT器件402a和402b，电感408a和408b，和电流源器件404。电感408a和408b串行地连接在合并的MOS和BJT器件402a和402b之间，其中，电压源VDD连接至串行连接两个电感408a和408b的端点上。合并的MOS和BJT器件402a包括NMOS晶体管N3和NPN双极晶体管B3。该NMOS晶体管N3具有与NPN双极晶体管B3的集电极在节点412上共用共同有源区的漏极，和与NPN双极晶体管B3的发射极在节点414上共用共同有源区的源极。合并的MOS和BJT器件402b包括NMOS晶体管N4和NPN双极晶体管B4。该NMOS晶体管N4具有与NPN双极晶体管B4的集电极在节点416上共用共同有源区的漏极，和与NPN双极晶体管B4的发射极在节点414上共用共同有源区的源极。NPN双极晶体管B3和B4的基极连接在一起并被控制信号VIN所控制。NMOS晶体管N3的栅极与节点416相连接，其还与电感408b、双极晶体管B4的集电极和NMOS晶体管N4的漏相连。NMOS晶体管N4的栅极与节点412相连，其还与电感408a、双极晶体管B3的集电极和NMOS晶体管N3的漏相连。NMOS晶体管N3的源漏之间的电容作为为电感408a充电和放电的电容。类似地，NMOS晶体管N4的源漏之间的电容作为为电感408b充电和放电的电容。NMOS晶体管404限制了向合并的MOS和BJT器件402a和402b提供的电流，因此其能够控制VCO 400的震荡频率。如果在VIN上施加AC信号，该400也可作为混和器。

在运行中，随着电压源VDD对NMOS晶体管N3和N4中的电容充电，节点412和416的电压也随之增加直至NMOS晶体管N3和N4被开启。接着NMOS晶体管N3和N4中的电容开始放电直至NMOS晶体管N3和N4被关闭并开始另一个充电过程。双极晶体管B1和B2能够通过短路NMOS晶体管N3和N4的源和漏，从而分别通过NMOS晶体管N3和N4控制振荡。节点VIN上可以施加DC或AC信号。通过将NMOS晶体管N3和N4与双极晶体管B3和B4合并，该400具有很宽的调整范围，且其能够作为混和器。

参考图3A和图4A，VCO 300和VCO 400的不同在于，在VCO 300中双极晶体管B1和B2作为充放电的电容以产生震荡，而在VCO 400中NMOS晶体管N3和N4作为充放电的电容。这证明了合并的MOS和BJT器件的多功能性。

图4B示意性地示出了根据本发明的再一个实施例采用图2A中所示的合并的MOS和BJT器件200的VCO 420。VCO 420与图4A中所示的VCO 400之间唯一的不同仅在于：在VCO 420中加入了分别在NMOS晶体管N3和N4的栅极和节点VTUNE之间的一对电容426a和426b。该VCO 420与图1B中所示的传统VCO 150类似，但是将图4B中合并的MOS和BJT的器件402a和402b分别代替了图1B的NMOS晶体管172和174。图4B的可变电抗器426a和426b与图1B中的可变电抗器162和164执行相同的充电和放电功能。在节点VTUNE上施加电压能够进一步调整VCO 420的频率范围。

需要注意的是：虽然上述实施例揭示了在设计的多个VCO中采用NMOS晶体管和NPN双极晶体管的合并的器件，然而其他包括PMOS晶体管和PNP双极晶体管的合并的器件也可在VCO中采用，例如图2B所示的合并的器件。采用合并的PMOS和PNP双极晶体管的VCO的结构与图3和4所描述的类似，本领域技术人员根据说明书的描述无需创造性劳动即可轻易实现。

上述说明提供了多种不同的实施例或应用本发明不用特征的实施例。元件和过程的详细实施例的描述有助于使本发明更清楚。当然这些描述仅是实施例，并不是要将本发明限制在权利要求所描述的内容中。

虽然在此在一个或多个具体例子的方式具体实现本发明以示意和描述本发明，但这并不是将本发明限制在所示出的细节中，在不脱离本发明的思想和在权利要求的等同范围内，可对本发明做出各种修改或结构变化。因此，需要将附属权利要求构建的范围更宽，且与本发明的范围一致，正如以下权利要求所述的。