用于提高的倒装芯片封装可靠性的管芯级金属密度梯度

摘要

集成电路(11)在顶表面上具有金属凸块(80)，其在下层(91－97)上建立了形成金属凸块时可能有破坏性的应力。已实施在底层金属互连层(91、93、95、97)中确保最小金属密集度来减低破坏效应。最小金属密集度在拐角处最高，其次是沿着不在拐角的边界，且接着是内部。通常在金属凸块(80)下面的互连层(91、93、95、97)中的区域需要比不在凸块下面的邻接区域大的密集度。对于进一步远离集成电路(11)的表面的金属互连层(95、97)需要更少的密集度。所希望的金属密集度是通过首先尝试较简单的方案来实现。如果没有效，则尝试不同的方法直至达到最小密集度或者直至尝试了最后的方法。

说明书

发明背景

技术领域

本发明通常涉及半导体器件领域。一方面，本发明涉及使用管芯 级金属盖片(tiling)或虚设特征来提高集成电路的结构完整性。

相关技术的说明

使用导电球，例如焊球，电连接接合焊垫是用来电连接到半导体 管芯的电路的已知方法。导电球封装是工业中作为倒装芯片互连的一 种已知类型的半导体封装。由于制造半导体技术的提高，随着半导体 形状尺寸不断缩小，接合焊垫区域的尺寸也变得越来越小，导致当对 半导体管芯进行物理连接时，对接合焊垫结构的应力增加了。制造更 小形状的半导体所使用的互连结构造成了另外的机械完整性问题。例 如，用铜互连金属化和低介电常数(低k)电介质制备的接合焊垫结 构在焊接工艺期间容易受到机械损伤，这是因为这种材料具有更低的 杨氏模量和更低的断裂韧度。结果，这种接合焊垫结构中的金属和电 介质层的下部叠层更容易机械破裂或剥离，或经受管芯位错应力(例 如在管芯贴附工艺期间产生的)，导致封装级的管芯故障。

用于解决这种结构完整性问题的常规方法仅在倒装芯片接合焊垫 下方的区域中增加了金属盖片密度。用在具有超低k(ULK)电介质 中的其它方法需要从互连叠层的上层排除ULK以满足封装要求，或者 在末级金属布线选择性地连接到凸块冶金(metallurgy)的铜无焊垫 设计的情况下，需要用TEOS代替ULK。结果，在焊垫下面和附近产 生盖片的现有方法没有在整个管芯上提供盖片的最佳密度、间隔和位 置，或者会导致管芯具有降低的或减小的性能或增加的制备成本。 因此，需要改善如下管芯中具有先进电路互连的半导体工艺和器 件，在所述管芯中使用了满足封装韧性需求且使管芯设计的干扰最小 化的低模量、低硬度和低介电常数的材料。还需要倒装芯片制备工艺， 其通过优化整个管芯的金属盖片密度来提高回流时的管芯可靠性和封 装环境。另外，需要一种半导体制造工艺和设计，其克服了例如以上 概述的现有技术中的问题。在参考附图和紧接着的详细说明回顾本申 请的其余部分之后，常规工艺和技术的进一步的限制和缺点对于本领 域技术人员将变得显而易见。

附图说明

当结合附图考虑下面优选实施例的详细描述时，可以理解本发明， 并且可以获得其几个目的、特征和优点，其中：

图1示出了根据本发明各种实施例的管芯的顶平面图，其中导电凸 块布置在一个或多个限定的应力区中；

图2以截面的形式示出了具有倒装芯片接合焊垫的集成电路的一 部分，其中倒装芯片接合焊垫具有形成在第一应力区中的导电凸块下 方的层中的第一金属密度和具有形成在第一应力区之外的第二金属密 度；

图3示出了与位于图1中描述的管芯的拐角应力带中的两个实例导 电凸块相关的选择应力区的顶平面图；

图4示出了与位于图1中描述的管芯的内部应力带中的两个实例导 电凸块相关的选择应力区的顶平面图；

图5示出了与位于图1中描述的管芯的边界应力带中的两个实例导 电凸块相关的选择应力区的顶平面图；

图6示出了具有其中限定了多个应力区的边界应力带和内部应力 带的管芯的简化顶平面图；

图7是自顶向下金属层芯片设计的金属密度的实例表，其中基于适 当的应力带和应力区，为芯片的每个区域提供密度；和

图8以流程图的形式示出了用于控制在管芯上的预限定区域中的 金属盖片密度的示范性设计方法。

将意识到，为了使说明简化和清楚，图中示出的要素没有必要按 比例绘制。例如，为了促进和提高清楚性和理解性，一些元件的尺寸 相对于其它元件的尺寸放大了。此外，适当考虑，在这些图中重复附 图标记来表示相对应或类似的元件。

具体实施方式

描述了用于利用管芯级盖片方法使封装的铜/ULK后端倒装芯片 管芯的不同应力带中的脆弱的铜/ULK层变得坚韧，从而制造具有提高 的可靠性的半导体器件的方法和设备。通过在管芯的不同应力带中提 供不同的金属密度，可以在具有较高金属密度的区域(例如拐角或边 界带)中增加管芯的相对密度和强度。可通过在如下压力或应力区中 增加金属密度来进一步加固结构完整性，其中所述压力或应力区的范 围是位于导电接合焊垫正下方且横向延伸有限距离的集成电路的部 分。为了增加层的限定区中的金属密度，测量限定区来确定它的金属 密度是否满足所需的阈值，如果不满足，则利用插入越来越小盖片的 重复工艺在布局设计中插入金属部件(例如盖片或金属填充结构)直 至满足所需的密度阈值。将意识到，可通过插入任意类型的金属性部 件来增加金属密度，所述金属性部件例如是盖片、盖片类、虚设填料、 金属填料、虚设部件、虚设填料插入物或其它填料部件。该工艺可应 用到整个层，且分别应用到每个层。另外，可为每个应力带和/或应力 区设置所需的不同密度阈值，导致对于管芯平面中和/或垂直限定的不 同应力带和区域的不同金属密度，以便每个应力带具有其自身的分布 或ULK层中金属迹线的密度，且每个应力带内的每个应力区具有其自 身的分布或ULK层中金属迹线的密度。可使用盖片的总梯度(例如， 从中心到边缘和从最后的金属到衬底)在整个管芯上提供盖片的最佳 密度、间隔和布置，由此能够利用可以满足封装韧性需求、管芯设计 干扰最小化的低模量、低硬度和低介电常数材料实现在先进管芯中的 电路互连的设计。

现在将参考附图详细地描述本发明的各个示例性实施例。虽然在 以下描述中提出了各个细节，但将意识到可实践本发明，而不需要这 些具体细节，且可对这里描述的发明进行许多实施具体设计来实现器 件设计者的特定目的，例如遵循工艺技术或与设计有关的限制，其将 对于每个实施方案变化。虽然这种研发复杂且耗时，然而本领域技术 人员采取之后将会从本公开中获得益处。例如，参考半导体器件的简 化截面图描述所选方面，而不包括每个器件特征或几何图形，以避免 限制或模糊本发明。还注意到，贯穿该详细描述，将形成和移除某些 材料(例如金属盖片层)来制备半导体结构。在下面没有详述形成或 移除这种材料的具体工序，可使用本领域技术人员用于生长、沉积、 掩模、蚀刻、移除或其它方式形成适当厚度和尺寸的这种层的常规技 术。这种细节是公知的且认为不是教导本领域技术人员如何制作或使 用本发明所必需的。

现在转到图1，示出了管芯10的顶平面图，其中多个倒装芯片金属 凸块(例如，30、31、32、33、34、35)位于一个或多个限定的应力 带中。在所描述的实例中，在管芯10的右下角中仅示出了一个子集的 所有可能的倒装芯片凸块，其中在凸块之间存在特定的最小垂直间隔 (例如，38)和水平间隔(例如，40)。在任意给定的层，可定义管 芯10包括拐角应力带(例如，12、14、16、18)、边界应力带(例如， 20、22、24、26)和/或内部应力带(例如，28)。通过将管芯区分成 至少两个应力带(例如，边界和内部)，可设置内部应力带的金属密 度来满足第一最小预定阈值密度，同时可设置边界应力带的金属密度 来满足第二较高的最小预定阈值密度。将意识到，可在器件的每个层 中分离地建立每个带中的金属密度级，以顶金属层开始并且下降地继 续到第一金属。然而，在所选实施例中，通过应力带和区均匀地建立 对于顶部四个金属互连层的金属密度级，同时独立地建立对于下部金 属互连层的金属密度级。

虽然对于每个应力带内的给定层(例如内部带28)中的每个应力 带来说可以设置最小预定阈值密度，但可利用焊垫下面的互连叠层中 的金属化和电介质的预定布局图案来在每个焊垫周围和之下的压力或 应力区中进一步增加金属密度。以这种方式，在垂直维度上限定一个 或多个应力区。这可参考图2进行说明，其以截面的形式描述了在衬底 102上面具有倒装芯片接合焊垫的集成电路11的一部分。衬底102可由 任意材料形成，且一般是半导体，例如硅。在衬底102内可形成一个或 多个半导体器件(未示出)。在衬底102上面是多个互连层和层间电介 质(ILD)81。例如，末级互连或末级金属(LM)层91覆盖在末级ILD (LILD)或通孔层92上面。末级ILD92覆盖在次末级(LM-1)互连 或金属线层93上面。次末级互连层93覆盖在次末级ILD(LILD-1)或 通孔层94上面。次末级ILD94覆盖在倒数第三级(LM-2)互连层95 上面。倒数第三互连层95覆盖在倒数第二ILD(LILD-2)或通孔层96 上面。倒数第二ILD96覆盖在倒数第三(LM-3)互连层97上面，等等。

另外，图2中描述的实施例的集成电路11包括导电凸块接触结构 21，其包括刚性或坚硬的结构性部件82(例如由铜、钽、钨、铬等形 成的柱)和/或导电焊球80(例如锡(Sn)和铅(Pb)焊料，或一些其 它导电材料或合金)。导电凸块接触结构21整体贴附至下层结构，例 如被定位于任一下凸块金属化层(84)、金属帽86或末级金属线层91 中的导电接合焊垫92上方且与它们接触。将意识到，可使用各种金属 或其它导电材料来形成导电凸块接触结构21和下层接触层84、86、92。 另外，可邻近于导电凸块接触结构21地形成绝缘层90和聚酰胺层88， 以使末级互连层91中的下层金属钝化。例如，可通过在末级互连层91 和接合焊垫92中的电介质的被选部分上方沉积Si₃N₄或SiON，然后在钝 化层90中形成开口或孔，从而形成钝化层90，其中通过该钝化层90可 与接合焊垫92进行电性和物理接触(例如通过利用金属帽层86)。另 外的钝化层88可任选地由第一钝化层90和金属帽层86的所选部分上方 的聚酰亚胺层(以提供应力缓冲)或其它钝化材料(例如Si₃N₄或SiON) 形成，由此形成开口或孔，下凸块金属化层84穿过该开口或孔与金属 帽层86电性且物理接触。

如图2所述，可将互连层81水平地分为第一应力区78(在导电凸块 21下面)和第一应力区78之外的第二应力区79。本发明允许第一应力 区78中的互连层的金属密度被设置为第一密度或密集度值，而第二应 力区79中的互连层的金属密度被设置为第二(例如下部的)密度或密 集度值。

例如，通过在互连层91、93、95、97中的一个或多个中形成具有 金属层1、2、3、4的预定图案的支撑结构83，可在第一应力区78中设 置第一密度或密集度值。在所示的实施例中，每个互连层91、93、95、 97包括电隔离和分离金属线的电介质层5、6、7、8。至于支撑结构83 的横向范围，应力边界77定义了压力区，该压力区跨越位于导电接合 焊垫92正下方且横向延伸有限距离的集成电路一部分。该压力区是集 成电路11内的区域，其中压力通过导电凸块21施加在互连层上。虽然 根据器件技术和几何图形，可任意限定压力区的形状和轮廓，但在涉 及具有横向尺寸为75×75微米的正方形导电接合焊垫92的示范性实施 例中，应力边界77定义了以导电焊垫92为中心的具有横向尺寸为 140×140微米的立方体压力区。可选地，可将应力边界77的横向面积限 定为焊垫面积与应力边界面积之比(例如，焊垫面积/应力边界面积 ＝.287)。

如所描述的，第一应力区78中的每个互连层91、93、95、97包括 平行型线，例如LM层91中的金属线1、LM-1层93中的金属线2、LM-2 层95中的金属线3和LM-3层97中的金属线4。然而，将意识到，可使用 其它图案，包括正交或垂直型图案、以Cartesian或“Manhattan”配置 结构配置的正交和平行线的组合、任意的x-y型图案、或整体随机的金 属线图案。通过将第一应力区78的互连层91、93、95、97中的图案化 金属层1、2、3、4的密度增加到预定的或所需的金属密度，可提高管 芯11在导电凸块21附近的总体强度和韧度。例如，在支撑结构区83中 可用30-35％的金属与电介质密度加固集成电路11。在另一实施例中， 预定金属密度为百分之四十。通常，第一应力区78中的最小金属密度 的范围为从百分之三十到百分之七十，但应意识到，取决于所用的材 料和金属线的布局，除了该范围之外的值也可充分地提供结构性支撑。

以类似的方式，可通过形成被互连层91、93、95、97中一个或多 个中的电介质层5、6、7、8隔开的金属层13、15、17、19的预定图案 87，可以在第二应力区79中设置第二密度或密集度值。虽然可使用任 意期望图案的金属线，但图2示出了第二应力区79中的每个互连层91、 93、95、97包括平行型图案的金属线，例如LM层91中的金属线13、 LM-1层93中的金属线15、LM-2层95中的金属线17和LM-3层97中的金 属线19。虽然第二应力区79中所示的金属线密度低于第一应力区78中 的金属线密度，但本发明允许第二应力区79中的金属线密度增加超过 其他任意存在于现有电路设计中的金属线密度，使得在第二应力区79 中获得特定最小阈值金属密度。通过增加第二应力区79的互连层91、 93、95、97中的图案化金属层13、15、17、19的密度，可提高第一应 力区外部的管芯11的总体强度和韧性。例如，在第二应力区79中可用 20-30％的金属到电介质密度来加强集成电路11。在另一实施例中，预 定的金属密度为百分之四十。通常，第二应力区79中的最小金属密度 的范围为从百分之二十到百分之七十，但应意识到，取决于所用的材 料和金属线的布局，除了该范围之外的值也可充分地提供结构性支撑。

除了使用应力带和压力区来限定和设置整个管芯层的金属密度之 外，这里公开的管芯级金属密度梯度技术可单独应用到每个管芯层， 或多组管芯层。例如，在上部的层中均匀地设置应力带中的金属密度 可(例如，从末级金属向下到LM-3)，而独立地设置下层中的金属密 度(例如，向下到第一金属)。这示于图2中，其中示出了第一应力区 78中的多个互连层81被垂直分成第一上部或垂直应力带83和第二下部 或垂直应力带85的实例。以这种方式，互连叠层被垂直分离成至少上 部应力带和下部应力带，使得分别在上部和下部应力带中定义了边界 和内部应力带中的金属密度。

提供图3-5来示出如何将不同的金属密度应用到不同带内的不同 应力区。例如，图3示出了与位于图1所描绘的管芯10的拐角应力带16 中的两个实例金属凸块30、31有关的被选应力区42的顶平面图。如所 述的，每个凸块30、31具有其中形成了较高金属密度的相关压力或应 力区42、44，而应力区42、44外部的区域46具有形成于其中的低金属 密度。在拐角应力带16具有最小预定阈值金属密度(例如，30-35％) 的所选实施例中，拐角应力带16中的应力区42、44具有相对较高的金 属密度(例如35-40％)。将意识到，可以设计其它应力带中的应力区 具有不同的金属密度。例如，图4示出了与位于图1所描绘的管芯10的 内部应力带28中的两个实例凸块34、35有关的所选应力区48、50的顶 平面图。再一次，每个凸块34、35具有其中形成较高金属密度的相关 压力或应力区48、50，而应力区48、50外部的区域52具有形成于其中 的低金属密度。在内部应力带28具有最小预定阈值金属密度(例如， 20％)的所选实施例中，内部应力带28中的应力区48、50具有相对较 高的金属密度(例如，30％)。图5示出了与位于图1所描绘的管芯10 的边界应力带24中的两个实例凸块焊垫32、33有关的所选应力区54、 56的顶平面图的另一实例。如上所述，假如应力区54、56中的金属密 度(例如，35％)高于应力区54、56外部的区域58中的金属密度(例 如，30％)，则可在应力区54、56中形成任意希望的金属密度。

将意识到，当与凸块焊垫有关的应力区将与给定层中的两个或多 个应力带交叠时会存在一些情形，例如在导电凸块随机地位于管芯上 时会出现上述情形。这可通过将任一交叠应力区的金属密度设置为两 个应力带中的较高金属密度来解决。这示于图6中，其示出了具有边界 应力带61和内部应力带62的管芯60的简化顶平面图，其中定义了多个 应力区63-75。在7×7mm管芯的实例实施例中，边界应力带被限定为 距离管芯的边缘密封613μm，而内部应力带被限定为在边界应力带内 部的管芯区。如所示的，内部应力带62(应力区的外部)的金属密度 可被设置为第一预定最小阈值(例如，20％)，而边界应力带61(应 力区的外部)的金属密度可被设置为第二预定最小阈值(例如，30％)。 至于整体包含在内部应力带62内的应力区(例如应力区66、67、70和 71)，可将这些应力区中的金属密度设置为第一升高的金属密度(例 如，30％)。最后，整体包含在边界应力带61内或与边界应力带61交 叠的应力区(例如应力区63、64、65、68、69、72、73、74、75)可 具有被设置为第二升高的金属密度(例如，35％)的金属密度。

如这里所描述的，可利用两个或三个不同的金属密度来实施本发 明，以使互连层变强韧并提高可靠性。例如，如果管芯被水平地分为 分别被分配有最小金属密度为20％和30％的内部应力带和边界应力 带，且如果与每个导电金属凸块或焊垫相关的应力区被分配有超过下 层最小金属密度的10％的密度增量，则将用三个金属盖片密度：20％ (用于任意应力区之外的内部应力带的部分)、30％(用于任意应力 区外部的部分边界应力带或内部应力带中的任意应力区)和40％(用 于边界应力带中的任意应力区)来制备整个管芯。

另外，可使用本发明来提供用于层内的不同区域的不同金属密度， 以及提供用于集成电路内的不同层的不同金属密度。这用图7中所示的 表来说明，其列出了具有三个应力带(拐角、边界、内部)的集成电 路中自顶向下金属层的金属密度，其中基于可应用的应力带和应力区， 提供对于芯片的每个层和区域的密度。表中的每行对应于金属层，以 顶金属层(标记TM)开始且继续向下至TM-N金属层(例如第一金属 层)。第一列(用于密度拐角凸块，标记DCB)包含用于任意凸块应 力区的拐角应力带中的金属密度值，其中每行的密度值(例如，D1、 D11、D21、D31、D41......DN1)可分别被设置为任意期望值。第二 列(用于密度拐角开口，标记DCO)包含用于凸块应力区外部的任意 区域的拐角应力带中的金属密度值(例如，D2、D12、D22、D32、 D42......DN2)。在第三和第四列中列出了用于边界应力带的密度值， 分别标记为DBB(用于密度边界凸块)和DBO(用于密度边界开口)。 再次，用于任意凸块应力区(例如，D3、D13、D23、D33、D43......DN3) 和用于凸块应力区外部的区域(例如，D4、D14、D24、D34、 D44......DN4)的边界应力带中的列出的金属密度值可分别被设置为 任意期望值。最后，在第五和第六列中列出了用于内部应力带的密度 值，分别标记DIB(用于密度内部凸块)和DIO(用于密度内部开口)， 其中用于任意凸块应力区(例如，D5、D15、D25、D35、D45......DN5) 和用于凸块应力区外部的区域(例如，D6、D16、D26、D36、 D46......DN6)的内部应力带的列出的金属密度值可分别被设置为任 意期望值。通常，凸块密度值(例如，DCB)将高于给定带的开口密 度值(例如，DCO)。

根据本发明的各个实施例，提供设计和制备技术以确保在横跨整 个管芯的金属互连层中提供最小金属密集度。利用该方法，以关于某 些定义的应力带和关于导电金属凸块的区域的位置为基础，可分别加 固集成电路的不同区域和不同层。图8以流程图的形式示出了用于控制 在管芯上的预定区的金属盖片密度的示范性设计方法。尽管图8中示出 了该方法的所选实施例，但将意识到，与本发明的公开一致，可修改、 减少或增加所示步骤的顺序。例如，可任选地包括或排除一个或多个 步骤。由此，将意识到，本发明的方法可认为是以图8中示出的次序执 行标明顺序的步骤，但是这些步骤也可并行地、以不同次序、或组合 的独立操作来执行。

如所述的，该方法始于步骤180，其中接收了用于集成电路中的互 连层的现有电路设计。通过以具有通过互连层连接电路部件的现有金 属线的电路设计开始，例如通过在没有现有电路设计的区域中插入额 外的盖片，从而可将额外的金属盖片加到该层的不同区域上，以满足 最小阈值密度要求，由此增加了该区域中的金属密度。如下所述，可 在重复的工艺中完成额外盖片的插入，由此使用不同的精整方法使额 外的盖片适应任意的可用区域。

具体来说，在步骤182，限定了在给定层中应力影响的第一区域。 可将应力影响的第一区域限定为接合焊垫下面的应力区，将在那里加 入虚设盖片来加固接合焊垫应力区，或可代替地限定为接合焊垫应力 区外部的预定区，在那里将加入虚设盖片来加固这些外部区域。在覆 盖了导电焊垫下面和附近的区域的所选实施例中，参考以导电凸块为 中心的压力区来限定应力影响区，使得导电凸块下面的每个层具有包 含用于现有电路设计的互连层的金属化图案的应力区。可选地，还可 利用检验盒(check-box)类型的方法将覆盖工艺应用到接合焊垫应力 区的外部，从而限定每层中的预定区。检验盒方法通过计算测量盒的 金属密度来施加更均匀的盖片，其中测量盒的尺寸是所检查区域的一 小部分。检验盒标定可以是边到边的，或当在该区域上方用满足用于 那个区域的指定密度的每个检验盒标定时，可以具有部分交叠。

一旦限定了应力影响的区域，就要在步骤184中测量该区域，以确 定现有电路设计的金属密度是否满足了预定的密度阈值(例如，40％)。 如果限定区域中的现有金属密度超过了预定密度阈值(步骤184的肯定 结果)，那么就不需要在那个区域中插入额外的盖片，并且确定是否 存在需要处理的其它应力影响的区域(步骤200)。

另一方面，如果限定区中的现有金属密度没有满足预定的密度阈 值(步骤184的否定结果)，那么就要进行计算或估计，以确定利用一 种或多种精整方法通过向限定区域中的任何可用的空间内插入额外的 盖片是否能增加金属密度。例如，可以以越来越高的密度重复插入盖 片，以使限定区中的密度变为预定的密度阈值。在图8中描述了该重复 过程，其中检索具有第一特征间隔和宽度的盖片(步骤186)，并插入 或应用(步骤188)到可利用的空间中。例如，具有第一特征宽度和间 隔的矩形盖片可以首先正交地插入到可利用的空间中，随后平行插入 该盖片。然后在步骤190中测量限定区，以确定所计算的电路设计的金 属密度(包括具有第一特征间隔的插入盖片)是否满足了预定的密度 阈值(例如，40％)。如果所计算的限定区中的金属密度满足了预定 的密度阈值(步骤190的肯定结果)，那么用限定区的电路设计输出额 外的盖片(步骤198)，并确定是否有需要处理的任何其它应力影响区 域(步骤200)。

如果所计算的限定区中的金属密度没有满足预定的密度阈值(步 骤190的否定结果)，则确定是否有还没有被使用的任何其它具有不同 特征间隔和宽度的盖片(步骤192)。如果有额外可用的盖片(步骤192 的肯定结果)，则检索这些额外的盖片(步骤194)，并插入或应用(步 骤188)到限定区的可利用的空间中。此时，再次测量限定区(步骤190) 以确定计算的电路设计的金属密度(包括具有第一和额外特征间隔的 插入盖片)是否满足了预定的密度阈值(例如，40％)，并继续该循 环，直到满足预定的密度阈值(步骤190的肯定结果)。无论何时，当 没有额外盖片可用时(步骤192的否定结果)，则与限定区的电路设计 一起输出任何采用的盖片(步骤198)。接下来，确定该层中是否有任 何其它需要处理的应力影响区域(步骤200的否定结果)，在限定下一 个应力影响区域时(步骤196)，从密度测量步骤184开始重复处理。 当在该区域中没有要被处理的其它区域时(步骤200的否定结果)，对 该层的处理结束(步骤202)或继续处理下一层，重复整个过程。

通过这种方式，整个层的金属密度可以增加到预定的密度阈值。 额外或者可选择地，在一个层内可以对不同的应力带使用不同的密度 阈值，或者对位于一层上的不同应力区使用不同的密度阈值。例如， 每个焊垫区可以具有相关的应力影响的区域，其可以被顺序处理以增 加金属盖片密度，或者这些区域的每一个可以被同时处理或并行处理 以加速该处理。于是，在盖片插入到应力影响的焊垫相关区域中之后， 可以利用以预定的最小阈值密度作为目标的覆盖工艺来覆盖该层中应 力影响的其余区域，这取决于与一个或多个应力带相关的区域的位置。 通过对每层重复该过程，可以在插入盖片期间计算层内和层间影响的 密度依赖性，以增加管芯的金属密度。

此外，期望控制或限制不同区域中的金属的最大或最小线宽，可 以对于该应力区或应力区所处的带来说使得金属宽度最优。虽然可以 变化盖片的尺寸以实现需要的密度或密集度，但是线宽限制也可以被 实施为最初设计数据的需要，而与盖片布置需求无关。也可以根据需 要控制或限制盖片尺寸，以优化加入到布局的盖片的线宽。例如，如 果发现窄线更有利(robust)，则可以限制该芯片的拐角和边界带的 区域中允许的最大线宽。同样，为在区域中满足目标金属密度而选择 的精整方法会倾向于拐角和边界带的区域中更小的线。

到如今，应意识到，已提供了集成电路的制造方法。作为初步的 问题，提供集成电路设计包括第一金属互连层和金属凸块位置在集成 电路顶表面上的设计。对于至少第一金属互连层，限定包括位于金属 凸块位置之下的部分的第一应力区，其中第一应力区具有所需的第一 金属密集度。此外，限定第二应力区与第一金属互连层中的第一应力 区邻接，但不位于金属凸块位置之下。第二应力区具有小于第一金属 密集度的所需第二金属密集度。通过增加第一应力区中的第一金属互 连层中的金属密度以至少获得第一金属密集度，且通过增加第二应力 区中的金属密度以至少获得第二应力区中的第二金属密集度，由此来 构建集成电路。该方法还可包括在每个集成电路层中限定第一带(例 如，集成电路的拐角或边界部分)和第二带(例如，不包括集成电路 的拐角部分的边界部分或内部部分)。利用这些带，第一互连层中的 第一和第二应力区位于第一带中，而限定第三应力区(具有在金属凸 块下面的部分和小于第一金属密集度的所需第三金属密集度)和相邻 的第四应力区(没有在金属凸块下面的部分和小于第二金属密集度的 所需第四金属密集度)位于第二带中。利用限定的这些额外的应力区， 可通过增加第三应力区中第一金属互连层的金属密度以获得第三金属 密集度，且通过增加第四应力区的金属密度以至少获得第四应力区中 的第四金属密集度，由此来构建集成电路。该方法可进一步包括限定 第三带(例如，不包括边界或拐角部分的集成电路的内部部分)，其 中定位第五应力区(没有在金属凸块下面的部分和小于第四金属密集 度的所需第六金属密集度)和邻近的第六应力区(没有在金属凸块下 面的部分和小于第四金属密集度的所需第六金属密集度)。利用限定 的这些额外的应力区，可通过增加第五应力区中第一金属互连层的金 属密度以至少获得第五金属密集度，和通过增加第六应力区中的金属 密度以至少获得第六应力区中的第六金属密集度，由此来构建集成电 路。通过在具有各自所需金属密集度(例如，第三和第四所需金属密 集度)的第二金属互连层中限定应力区(例如第三和第四应力区)， 以及通过在各个应力区中的第二金属互连层中增加金属密度以至少获 得各个所需的金属密集度来构建集成电路，对于第二金属互连层可重 复该方法。将意识到，第二金属互连层可位于第一金属互连层上方或 下方，且可存在位于第一金属互连层和第二金属互连层上方、中间或 下面的多个金属互连层。在所选实施例中，通过基于将金属加到区域 的第一精整方法计算第一计划金属密集度，在每个区域中增加金属密 度。如果第一计划金属密集度小于所需的第一金属密集度，则使用第 二精整方法(例如，改变第一精整方法盖片取向的方向)将金属加到 第一互连层以获得至少所需的第一金属密集度。不同的精整方法可包 括第一精整方法，其加入多个第一宽度的金属条，和第二精整方法， 其加入多个第二不同宽度的金属条。

以另一形式，提供了用于制造集成电路的方法。作为初步的问题， 提供集成电路设计包括第一金属互连层和金属凸块位置在集成电路顶 表面上的设计。对于至少第一金属互连层，限定应力区包括位于金属 凸块位置之下的部分，其中第一应力区具有所需的第一金属密集度。 在第一应力区中，通过基于第一精整方法计算第一计划金属密集度以 将金属加入到第一应力区，从而增加金属密度。如果第一计划金属密 集度小于所需的第一金属密集度，则通过将金属加入到第一互连层以 获得至少所需的第一金属密集度，使用第二精整方法(例如，从第一 精整方法改变盖片取向的方向)来构建集成电路。以类似的方式，限 定邻接第一应力区的第二应力区不位于金属凸块位置之下，其中第二 应力区具有小于第一金属密集度的所需第二金属密集度。在第二应力 区中，通过基于第三精整方法计算第二计划金属密集度以将金属加入 到第二应力区，从而增加金属密度。如果第二计划金属密集度小于所 需的第二金属密集度，则通过将金属加入到第一互连层以获得至少所 需的第二金属密集度，使用第四精整方法(例如，改变第三精整方法 盖片取向的方向)来构建集成电路。不同的精整方法可包括加入多个 第一宽度的金属条的第一精整方法，和加入多个第二不同宽度的金属 条的第二精整方法。可通过在具有所需第三金属密集度的第二金属互 连层中限定应力区(例如，与第一金属互连层中的第一应力区对准的 第三应力区)，以及利用一个或多个精整方法增加第三应力区中的第 二金属互连层中的金属密度来至少获得所需的第三金属密集度构建集 成电路，对于第二金属互连层重复该方法。将意识到，第二金属互连 层可位于第一金属互连层上方或下方。

以另一形式，提供用于制造集成电路的方法。首先，提供集成电 路设计包括第一金属互连层和金属凸块位置在集成电路顶表面上的设 计。对于至少第一金属互连层，关于金属凸块位置和具有各个所需金 属密集度限定应力区(例如，第一和第二应力区)。在每个应力区中， 通过基于第一精整方法计算计划金属密集度以将金属加入到第一应力 区，从而增加金属密度。如果确定计划金属密集度小于用于应力区的 所需金属密集度，则使用额外的精整方法(例如，从第一精整方法改 变盖片的取向的方向)计算额外计划金属密集度直至满足所需的金属 密集度，根据额外计划金属密集度，通过将金属加入到应力区获得至 少所需的金属密集度，来构建集成电路。该方法还可包括在每个集成 电路层中限定第一带和第二带。利用这些带，第一集成电路层中的第 一和第二应力区位于第一带中，而限定第三应力区(具有在金属凸块 下面的部分和小于第一金属密集度的所需第三金属密集度)和邻近的 第四应力区(没有在金属凸块下面的部分和小于第二金属密集度的所 需第四金属密集度)位于第二带中。利用限定的这些额外的应力区， 可通过增加第三应力区中第一金属互连层的金属密度以至少获得第三 金属密集度，以及通过增加第四应力区中的金属密度以至少获得第四 应力区中的第四金属密集度，来构建集成电路。通过在具有小于所需 第一金属密集度的所需第三金属密集度的第二金属互连层中限定应力 区(例如，与第一金属互连层中的第一应力区对准的第三应力区)， 对于第二金属互连层可重复该方法。如果确定形成第一精整方法计算 的计划第三金属密集度小于用于第三应力区的所需第三金属密集度， 则使用额外的精整方法(例如，第一精整方法改变盖片的取向的方向) 计算额外计划金属密集度直至满足所需的第三金属密集度，根据额外 计划金属密集度，通过将金属加入到第三应力区获得至少所需的金属 密集度，来构建集成电路。再次，第二金属互连层可位于第一金属互 连层的上方或下方。

半导体制备的技术人员将意识到，执行额外的、常规工艺步骤(未 描绘的)作为每个管芯的制备的一部分。作为实例，晶体管可形成在 具有各个栅电极形成的互连层下面，可执行延伸注入、卤化注入、间 隔物注入、和源/漏注入步骤来完成晶体管。额外，需要一般包括多级 互连的常规后端处理(未描述的)以所希望的方式连接晶体管来实现 所希望的功能性。

尽管这里公开的所述示范性实施例涉及各个半导体器件结构及其 制造方法，但本发明不必限于实例实施例，其示出了可应用到多种半 导体工艺和/或器件的本发明的创造性方面。由此，上述公开的具体实 施例仅是示例性的且不应当对本发明进行限制，可不同的修改和实施 本发明，但具有这里教导优点的等效方式对于本领域技术人员来说是 显而易见的。因此，前面的描述不是指将本发明限制于所列出的特定 形式，相反，指的是覆盖可包括在如由所附权利要求限定的本发明精 神和范围内的这些替换、修改和等效，使得本领域技术人员应明白可 以进行各种改变、替代和变化，而不脱离本发明其更广泛形式的精神 和范围。

关于具体实施例上面已描述了益处、其它优点和问题的解决方案。 然而，出现或变得更加显著的益处、优点、问题的解决方案和会导致 任何益处、优点或问题解决方案的任何要素都不认为是一些或全部权 利要求的严格的、所需的或基本的特征或要素。如这里使用的，术语“包 括”、“包含”及其任何变形，都指的是覆盖非排除性的，使得包括一列 要素的工艺、方法、物品或设备不仅包括那些要素而且可包括未明确

列出的或这种工艺、方法、物品或设备固有的其它要素。