多位Δ∑调制型DA转换器

摘要

本发明提供一种DA转换器，不但电路规模小，而且不会引起音质劣化，易于防止闲置噪音的影响。DA转换器，具备：高通滤波器，被输入多位数字信号，且在上述多位数字信号的信号电平小于规定阈值的情况下，将规定频率以下的上述多位数字信号衰减后输出，在上述信号电平为上述阈值以上的情况下，对上述多位数字信号不衰减地进行输出；Δ∑调制器，对从上述高通滤波器输出的信号进行Δ∑调制；动态元件匹配电路，将上述Δ∑调制器输出的信号分解为多个信号；以及，多个内部DA转换器，将上述动态元件匹配电路输出的信号转换成模拟信号。

说明书

技术领域

本发明涉及多位Δ∑调制型DA转换器。

背景技术

作为将PCM(Pulse Code Modulation)信号等多位数字信号转换成模拟信号的DA转换器，一般已知有多位Δ∑调制型DA转换器(例如，专利文献1中的图13)。这种DA转换器包括了多个内部DA转换器，通过动态元件匹配电路(下称DEM电路)，多位Δ∑调制器所输出的信号，被分配到这些内部DA转换器中。

已知，像这样进行多位Δ∑调制时，因元件等级的偏差等，在多位数字信号中包含的DC偏移(DC offset)的作用下，在可听音频范围内会发生称作闲置噪音(idle tone)的噪声。所以，人们正试图利用各种方法来防止闲置噪音的发生。

例如，图13是表示使用零点修正电路来防止闲置噪音发生的DA转换器的结构的以往例的图。在图13的DA转换器200中，被输入的PCM信号，被插值滤波器201提高采样率，并被多位Δ∑调制器202进行噪声整形(noise shaping)。多位Δ∑调制器202的输出信号，被DEM电路203分解成多个信号，并输入到多个多位内部DA转换器(下称MDAC)204中。然后，用加法器205对从多个MDAC204输出的信号进行加法运算，这样就得到将被输入的PCM信号转换成模拟信号后的信号。

而且，DA转换器200中设置有零点修正电路206，它输出与PCM信号所含DC偏移相反的DC偏移。然后，通过使用加法器207，将零点修正电路206所输出的DC偏移与PCM信号相加，使PCM信号所含DC偏移被抵消，抑制闲置噪音的发生。

此外，图14是表示使用高频振荡电路来防止闲置噪音发生的DA转换器的结构的以往例的图。取代图13的零点修正电路206，图14的DA转换器210中，设置了输出高频振荡信号的高频振荡电路211。这种结构中，能够通过施加大到可以遮蔽PCM信号所含DC偏移的高频振荡信号，抑制闲置噪音的发生。

此外，图15是表示使用高通滤波器来防止闲置噪音发生的DA转换器的结构的以往例的图。取代图13的零点修正电路206和加法器207，图15的DA转换器220中设置有高通滤波器221。这种结构中，能够通过用高通滤波器221除去PCM信号所含DC偏移，来抑制闲置噪音的发生。

【专利文献1】特开2002-368620号公报

但是，在采用使用上述零点修正电路的方法的情况下，由于零点修正电路的电路规模较大，因此它会成为成本增加的主要原因。

此外，采用使用高频振荡电路的方法中，与使用零点修正电路的情况相比，虽然电路规模可以缩小，但是，当将高频振荡信号加大到足以遮蔽PCM信号所含DC偏移后，高频振荡信号本身带来的弊害就会发生。因此，为了避免这种弊害，需要进行复杂的电路设计等，这在技术上困难是很大的。

此外，对于使用高通滤波器的方法而言，虽然电路规模小，技术上也容易，但在信号路径上追加高通滤波器，会产生音质劣化的问题。另外，虽然高通滤波器的截止频率例如是1Hz左右等，与可听音频范围相比已经足够低了，理论上可以认为对可听音频范围没有影响。但是，实验的结果显示：不追加高通滤波器的情况下，低频的量感丰富，多数人感觉听起来更为逼真。

本发明就是鉴于上述课题而提出的，目的是：提供一种DA转换器，不但电路规模小而且不会引起音质劣化，并易于防止闲置噪音的影响。

发明内容

为了达到上述目的，本发明的DA转换器，具备：滤波器部，被输入多位数字信号，在上述多位数字信号的信号电平小于规定阈值的情况下，将规定频率以下的上述多位数字信号衰减后输出，在上述信号电平为上述阈值以上的情况下，对上述多位数字信号不衰减地进行输出；Δ∑调制器，对从上述滤波器部输出的信号进行Δ∑调制；动态元件匹配电路，将从上述Δ∑调制器输出的信号分解为多个信号；以及，多个内部DA转换器，将从上述动态元件匹配电路输出的信号转换成模拟信号。

本发明可以提供一种DA转换器，不但电路规模小，而且不会引起音质劣化，易于防止闲置噪音的影响。

附图说明

图1是表示作为本发明的一个实施方式的DA转换器的结构的图。

图2是表示对高通滤波器进行通断控制时的高通滤波器的频率特性的图。

图3是表示对高通滤波器的截止频率进行变更控制时的高通滤波器的频率特性的图。

图4是表示PCM信号和阈值的关系的图。

图5是表示由硬件构成信号电平检测部时的一例的图。

图6是表示来自转换器的输出信号和加法器输出的检测信号的例子的图。

图7是表示使用乘法器的FIR滤波器的结构的一例的图。

图8是表示使用ROM的FIR滤波器的结构的一例的图。

图9是表示用软件实现FIR滤波器的情况下的数据处理的概要的图。

图10是表示使用乘法器的2元IIR滤波器的结构的一例的图。

图11是表示使用ROM的2元IIR滤波器的结构的一例的图。

图12是表示被追加了延迟电路的DA转换器的结构的一例的图。

图13是表示使用零点修正电路的DA转换器的结构的以往例的图。

图14是表示使用高频振荡电路的DA转换器的结构的以往例的图。

图15是表示使用高通滤波器的DA转换器的结构的以往例的图。

图中：1-DA转换器，11-高通滤波器(HPF)，12-插值滤波器，13-多位Δ∑调制型，14-动态元件匹配电路(DEM电路)，15-多位内部DA转换器(MDAC)，16-加法器，17-信号电平检测部，18-控制部，31-信号电平输出电路，32、33-转换器，35～37-电阻，41～44-端子，51-乘法器，54-加减法器，55-累加器，56-寄存器，57、58-系数用存储器，59-多路转换器(MUX)，61-ROM，62-寄存器，63-加减法器，64-累加器，65-寄存器，71～74-寄存器，75、76-系数用存储器，78-多路转换器(MUX)，79-乘法器，80-加减法器，81-累加器，82-寄存器，91～94-移位寄存器，95-ROM，96-加减法器，97-累加器，101-延迟电路，R₁～R_N-1-寄存器，SR₁～SR_N-1-移位寄存器。

具体实施方式

＝＝DA转换器的结构＝＝

图1是表示作为本发明的多位Δ∑调制型DA转换器的一个实施方式的DA转换器1的结构的图。DA转换器1，是将PCM信号等多位数字信号转换成模拟信号并输出的电路，应用在例如DSP(Digital SignalProcessor)等中。另外，虽然本实施方式中，将输入到DA转换器1的信号设为PCM信号，但输入的信号不限于PCM信号，只要是多位数字信号即可。

DA转换器1包括：高通滤波器(HPF)11、插值滤波器12、多位Δ∑调制器13、DEM电路14、多个MDAC15、加法器16、信号电平检测部17和控制部18。另外，本发明的滤波器部，由高通滤波器11、信号电平检测部17和控制部18构成。

高通滤波器11具有以下特征：衰减被输入的PCM信号中规定的频率(截止频率)以下的信号后进行输出。该高通滤波器11，用来去除PCM信号中所包含的DC偏移，例如被设定1Hz左右的截止频率。另外，高通滤波器11，可以使用硬件或软件的任意一种来实现。

插值滤波器12，是提高从高通滤波器11输出的信号的采样率并进行输出的电路。此外，多位Δ∑调制器13，是通过将从插值滤波器12输出的信号进行Δ∑调制，来进行噪音整形的电路。

DEM电路14，是防止因多个MDAC15各自的元件级别的特性偏差导致的直线性劣化的电路，它将多位Δ∑调制器13输出的信号分解为多个信号后输出给MDAC15。MDAC15将DEM电路14所输出的信号转换成模拟信号并输出。然后，加法器16合成各MDAC15输出的模拟信号并输出。

信号电平检测部17，检测输入到高通滤波器11的PCM信号的信号电平，并输出该信号电平与规定阈值的比较结果。控制部18，根据信号电平检测部17输出的比较结果，对高通滤波器11进行通断控制或截止频率的变更控制。

首先，对根据PCM信号的信号电平进行高通滤波器11的通断控制的情况，进行概要说明。图2是表示在进行高通滤波器11的通断控制时的高通滤波器11的频率特性的图。

在进行通断控制的情况下，信号电平检测部17，输出PCM信号的信号电平与规定阈值(阈值1)的比较结果。另外，设阈值1是比闲置噪音的信号电平大的值，当PCM信号的信号电平为阈值1以上的情况下，闲置噪音很难听到。

当PCM信号的信号电平为阈值1以上的情况下，控制部18关断高通滤波器11。所谓PCM信号的信号电平为阈值1以上的情况，是指在通常播放音乐时等，发出某种程度的音量的情况。这种情况下，闲置噪音是很难听到的，即使由于关断高通滤波器11而产生闲置噪音，在实际使用上也不存在问题。而且，由于高通滤波器11处于关断，PCM信号不被衰减，不会发生音质的劣化。

另外，当PCM信号的信号电平不到阈值1的情况下，控制部18导通高通滤波器11。另外，截止频率fc1，可以设为能除去PCM信号所含DC偏移的水平、例如1Hz左右。这样，在PCM信号的信号电平微小到能够听得到细微等级的闲置噪音的程度的状况下，音乐等中的细微变化难以听出。因此，即使为了抑制闲置噪音的发生而导通高通滤波器11，在实际使用时，也不会造成音质劣化。

接着，对根据PCM信号的信号电平改变高通滤波器11的截止频率的情况，进行概要说明。图3是表示对高通滤波器11的截止频率进行变更控制时，高通滤波器11的频率特性的图。这里，信号电平检测部17，使用阈值2(第2阈值)和阈值3(第1阈值)，来作为与PCM信号的信号电平进行比较的阈值。

作为一般现象，已知如被称为等响曲线(Fletcher-Munson curve)和响度曲线(loudness curve)的等感度曲线所示的那样，在音量小的情况下，低音的感度会变差。此外，还已知会有如下倾向，即，信号的相位等的变化点被突出并且听得见。这里，设在PCM信号的信号电平不到阈值3的情况下，低音的感度非常差。此外，在PCM信号的信号电平为阈值2以上的情况下，闲置噪音很难听到。

当PCM信号的信号电平为阈值2以上的情况下，控制部18根据信号电平检测部17输出的比较结果关断高通滤波器11。而且，当PCM信号的信号电平不到阈值2且为阈值3以上的情况下，导通高通滤波器11。另外，这时的截止频率fc2(第1频率)，例如是1Hz左右。这样，通过在阈值2的前后切换高通滤波器11的通断，可以得到与上述同样的效果。

另外，当PCM信号的信号电平不到阈值3的情况下，控制部18将高通滤波器11的截止频率变更为fc3(第2频率)。该截止频率fc3，是比截止频率fc2高的频率，例如可以设为20Hz左右。这样，在低音感度差的状况下，通过提高截止频率来在可听音频范围的低音域内设置变化点，能够突出低音并使人可以听到。

＝＝信号电平检测部＝＝

下面，对信号电平检测部17进行详细说明。图4是表示PCM信号和阈值的关系的图。在本实施方式中，PCM信号的位数设为例如16位，设正周期峰值为65535，负周期峰值为0，中间值为32767。另外，设本发明中的信号电平，为PCM信号的值与中间值的差的绝对值。

此外，图4中，表示的是作为用于正周期的阈值的Vref+、和作为用于负周期的阈值的Vref-。另外，设本发明中的阈值，是指Vref+和Vref-、与作为中间值的32767的差的绝对值。也就是说，当PCM信号的值处于Vref+与Vref-之间时，信号电平小于阈值。因此，如果是进行高通滤波器11的通断控制的情况，该Vref+和Vref-的值，是从作为中间值的32767起向上向下上述阈值1后得到的值。

另外，除通断控制以外，在进行截止频率的变更控制时，也必须对与上述阈值2和阈值3对应的Vref+和Vref-，同样进行规定。

图5是表示用硬件构成信号电平检测部17的一个例子。信号电平检测部17，构成为包含：信号电平输出电路31、比较器(比较电路)32、33、加法器34和电阻35～37。电阻35～37，用来根据内部电压Vcc生成Vref+和Vref-。另外，电阻35～37，可以通过端子41～44连接到信号电平检测部17的外部。

信号电平输出电路31，是输出PCM信号的正周期的值和负周期的值的电路。作为正周期值和负周期值的检测方法，例如有：用积分电路来求取某期间的平均值的方法，和用峰值保持电路来求取某期间的峰值的方法。

比较器32，是输出从信号电平输出电路31输出的正周期值、与Vref+的比较结果的电路。比较器32中，正相输入端子上被输入正周期值，反相输入端子上被输入Vref+。因此，比较器32在正周期值为Vref+以上的情况下输出H，在小于Vref+的情况下输出L。

此外，比较器33，是输出从信号电平输出电路31输出的负周期值、与Vref-的比较结果的电路。比较器33中，反相输入端子上被输入负周期值，正相输入端子上被输入Vref-。因此，比较器33在负周期值为Vref-以下的情况下输出H，在大于Vref-的情况下输出L。

然后，比较器32、33所输出的信号被加法器34相加，并作为检测信号输出。图6是表示来自比较器32、33的输出信号与从加法器34输出的检测信号的示例的图。如上所述，来自比较器32的输出信号CMP1，在正周期值小于Vref+的情况下为L，来自比较器33的输出信号CMP2，在负周期值大于Vref-的情况下为L。因此，从加法器34输出的检测信号，在正周期值小于Vref+、且负周期值大于Vref-的情况下为L。也就是说，在PCM信号的信号电平小于规定阈值的情况下为L。因此，如果是进行高通滤波器11的通断控制的情况，可以在检测信号是L时导通高通滤波器，在检测信号是H时关断高通滤波器。

同样，除高通滤波器11的通断控制之外，在进行截止频率的变更控制时，也可以生成2组Vref+和Vref-，用4个比较器对PCM信号的信号电平与阈值相比较。

此外，不使用比较器，也可以输出PCM信号的信号电平与规定阈值的比较结果。例如，如果是像上述那样，PCM信号由16位构成的情况下，也可以根据各位的值，输出PCM信号的信号电平与规定阈值的比较结果。例如，如果从最高位到第5位中的任何一位是1，就可以输出表示信号电平是规定阈值以上的比较结果等。像这样根据PCM信号各位的值来输出比较结果的情况下，也可以对PCM信号的正周期值和负周期值这双方，输出信号电平与阈值的比较结果。

另外，虽然本实施方式中，使用PCM信号的正周期值和负周期值这双方，来输出信号电平与阈值的比较结果，但也可以仅使用其中任何一方。此外，也可以用积分电路等求出PCM信号的有效值，然后用该有效值与阈值进行比较。此外，也可以将比较器32、33设为数字比较器，将PCM信号的正周期和负周期的数字值，与相当于Vref+和Vref-的数字值进行比较。

＝＝高通滤波器和控制部＝＝

下面，对高通滤波器11和控制器18进行详细说明。图7是表示用乘法器构成数字滤波器之一的FIR(Finite Impulse Response)滤波器的情况下的一个例子的图。如图所示，高通滤波器11，具备：存储输入数据序列的寄存器R₁～R_N-1、乘法器51、开关52、53、加减法器54、累加器55、存储输出数据的寄存器56以及存储用来决定截止频率的系数(频率特性数据)的系数用存储器(存储部)57、58。此外，作为控制部18，设置有多路转换器(MUX)59。另外，寄存器R₁～R_N-1、乘法器51、开关52、53、加减法器54、累加器55和寄存器56，相当于本发明的衰减处理部。

这里，寄存器R₁中所输入的数据x_n，是输入到高通滤波器11的PCM信号。而且，寄存器R_i(i＝1～N-1)中，存储有x_n的i个之前的数据x_n-i。此外，系数用存储器57中，存储有系数h₀～h_N-1(第1频率特性数据)，系数用存储器58中，存储有系数h′₀～h′_N-1(第2频率特性数据)。

多路转换器59，根据信号电平检测部17输出的检测信号，选择并输出系数用存储器57或系数用存储器58的任意一方所存储的系数。

另外，在系数是h₀～h_N-1的情况下，当数据x_n被输入时，FIR滤波器中的输出y_n，由以下的式(1)表示。

[数式1]

$>>>y>n>>=>>\Sigma >>k>=>0>>>N>->1>>>>h>k>>>x>>n>->k>>>->->->>(>1>)>>>s>$

对数据x_n被输入到图7所示的高通滤波器11时的动作进行说明。另外，设多路转换器59，选择并输入系数h₀～h_N-1。数据x_n被输入后，通过将开关52顺次切换，使从x_n-N+1到x_n依次输入到乘法器51的一个输入端子中。另外，与开关52的切换同步，通过顺次切换开关53，使从系数h_N-1到h₀顺序地输入到乘法器51的另一个输入端子。然后，从乘法器51输出的值，被加减法器54和累加器55累计相加。因此，通过将开关52、53切换N次，累加器55所输出的值y_n，为式(1)所示的值。然后，该y_n被作为FIR滤波器的输出，锁存在寄存器56中后输出。

此外，在多路转换器59选择并输出系数h′₀～h′_N-1的状态下，y_n为由以下的式(2)表示的值。

[数式2]

$>>>y>n>>=>>\Sigma >>k>=>0>>>N>->1>>sup>>h>k>\prime sup>>>x>>n>->k>>>->->->>(>2>)>>>s>$

也就是说，通过切换系数，可以改变高通滤波器11的频率特性。因此，例如通过将截止频率为1Hz那样的系数设定为h₀～h_N-1，将高通滤波器11中不进行信号衰减的系数设定为h′₀～h′_N-1，能够切换高通滤波器11的通断。另外，例如若设h′₀＝1，h′₁～h′_N-1＝0，则根据式(2)，就有y_n＝x_n，不进行信号的衰减。

同样，例如，通过将截止频率为1Hz那样的系数设定为h₀～h_N-1，将截止频率为20Hz那样的系数设定为h′₀～h′_N-1，能够根据PCM信号的信号电平，将截止频率切换为1Hz或20Hz。

另外，在像这样切换系数来控制高通滤波器11的通断或截止频率的变更的情况下，若频率特性急剧变化，则可能会产生噪音。因此，可以以逐渐增加或逐渐减少的方式变更截止频率。例如，如果是从截止频率为1Hz的状态起关断高通滤波器11的情况，就按照1Hz、0.3Hz、0.1Hz、0.03Hz、0.01Hz逐渐减少地来实现关断等。这种控制例如可以通过以下方式实现，即，设置系数用存储器，存储与这些中间截止频率相对应的系数(第3频率特性数据)，并使用多路转换器59逐步切换系数。

此外，也可以事先设置对PCM信号的零交叉进行检测的电路，在检测出零交叉时实施控制来切换系数。通过像这样在PCM信号的零交叉附近切换系数，也可以抑制切换时发生噪音。

此外，对于将高通滤波器11关断的控制而言，也可以不去变更系数，而是使用开关电路来将输入数据x_n原样输出。

图8是表示使用ROM(Read Only Memory)构成FIR滤波器的情况的一例的图。如图所示，高通滤波器11，具备：存储输入数据序列的移位寄存器SR₁～SR_N-1、ROM61、寄存器62、加减法器63、累加器64和存储输出数据的寄存器65。另外，移位寄存器SR₁～SR_N-1、寄存器62、65、加减法器63和累加器64，相当于本发明的衰减处理部，ROM61相当于本发明的存储部和控制部。

这里，设数据x_n，是用2的补数表示的L位的二进制数(x_n0，x_n1，…x_n(L-1)，且绝对值小于1。这种情况下，x_n可以由下式(3)表示。

[数式3]

$>>>x>n>>=>->>x>no>>+>>\Sigma >>i>=>1>>>L>->1>>>>x>ni>>>2>>->i>\; >->->->>(>3>)>>>s>$

此外，当将系数设为h₀～h_N-1的情况下，FIR滤波器的输出y_n如式(1)所示，而通过将x_n的顺序颠倒过来，可以表示为下式(4)。

[数式4]

$>>>y>n>>=>>\Sigma >>n>=>0>>>N>->1>>>>h>n>>>x>n>>->->->>(>4>)>>>s>$

然后，通过将式(4)代入式(3)，可以得到式(5)。

[数式5]

$>>>y>n>>=>>\Sigma >>n>=>0>>>N>->1>>>>h>n>>[>>\Sigma >>i>=>1>>>L>->1>>>>x>ni>>>2>>->i>\; >->>x>>n>0>>>]>->->->>(>5>)>>>s>$

进一步，通过替换式(5)的内侧和外侧的和的顺序，可以得到下式(6)、(7)。

[数式6]

$>>>y>n>>=>>\Sigma >>n>=>0>>>L>->1>>>>2>>->i>\; >>S>ni>>->>S>>n>0>>>->->->>(>6>)>>>s>$

$>>>S>ni>>=>>\Sigma >>n>=>0>>>N>->1>>>>x>ni>>>h>n>>->->->>(>7>)>>>s>$

这里，由于x_ni是1或者0，所以S_ni为x_ni不为0的h_n的和。也就是说，由N位的x_ni(n＝0～N-1)的样式，决定S_ni。因此，设对应各样式的S_ni(频率特性数据)事先已存放在ROM61中。再有，设在ROM61中，事先还存放使用h₀～h_N-1以外的系数(例如，h′₀～h′_N-1等)的情况下的S_ni。另外，当将S_ni存放到ROM61中时，设其地址为例如将信号电平检测部17输出的检测信号附加给x_ni的样式得到的。

在图8中，移位寄存器SR₁～SR_N-1的位长是L位，移位寄存器SR₁中存储有最新的数据，移位寄存器SR_N-1中存储有最旧的数据。而且，每当时钟被输入，移位寄存器SR₁～SR_N-1的内容会右移一位。这里，如果设从各移位寄存器SR₁～SR_N-1输出的数据是第i位的数据x_ni(n＝0～N-1)，则通过指定其样式被附加检测信号的地址，来从ROM61中读出与x_ni的样式和检测信号相对应的S_ni。寄存器62，将从ROM61中读出的S_ni右移i位，来求出2^-iS_ni并输出。通过将这样输出的S_ni(i＝0～L-1)，用加减法器63和累加器64相加，再减去S_n0，能够得到式(6)所示的y_n。

然后，通过根据检测信号，改变从ROM61中读出的值，可以与使用乘法器的情况同样，进行高通滤波器11的通断控制和截止频率的变更。

此外，高通滤波器11和控制部18不一定要使用硬件，也可以通过软件来实现。图9是表示用软件实现FIR滤波器的情况下的数据处理的概要。本例中，设地址A～地址A+N-1中保存输入数据，地址B～地址B+N-1中保存系数h₀～h_N-1，地址C～地址C+N-1中保存系数h′₀～h′_N-1。此外，设置指针D作为数据指定用的指针，设置指针C作为系数指定用的指针。

STEP1，是求取数据x_n被输入时的输出y_n的步骤。在初始状态中，指针D的值是A+N-1，指针C的值是B。高通滤波器11，通过将指针D逐1递减、将指针C逐1递增，同时计算出h_kx_n-k(k＝0～N-1)并将它们相加，来求出y_n。

STEP2，是求取数据x_n+1被输入时的输出y_n+1的步骤。在刚刚得到y_n后的状态下，指针D的值，是存放最旧的数据x_n-N+1的A。因此，高通滤波器11，将下一个数据x_n+1保存在存放有x_n-N+1的地址A中，将指针D逐1递减、将指针C逐1递增，同时，计算出h_kx_n-k+1(k＝0～N-1)，并将它们相加求出y_n+1。另外，高通滤波器11，在指针D的逐减中，设地址A接下来迁移至地址A+N-1，指针C的递增中，设地址B+N-1接下来迁移至地址B。

STEP3，是求取数据x_n+2被输入时的输出y_n+2的步骤。这里，控制部18，根据来自信号电平检测部17的检测信号，将指针C的值变为地址C。然后，高通滤波器11，将下个数据x_n+2存放在保存有x_n-N+2的地址A+1中，将指针D逐1递减、将指针C逐1递增，同时，计算出h′_kx_n-k+2(k＝0～N-1)，并将它们相加来求出y_n+2。

这样，在通过软件实现高通滤波器11和控制部18的情况下，也可以根据PCM信号的信号电平，变更高通滤波器11的截止频率。此外，在关断高通滤波器11的情况下，可将输入数据原样输出。另外，在关断高通滤波器11的情况、和变更截止频率的情况下，与上述硬件的情况同样，通过逐步地变更系数，可以抑制切换时噪音的发生。

此外，数字滤波器并不一定是FIR滤波器，也可以选择IIR(InfiniteImpilse Response)滤波器。图10是表示使用乘法器的2元IIR滤波器的结构的一例的图。高通滤波器11，具备：存储输入数据序列的寄存器71、72、存储输出数据序列的寄存器73、74、系数用存储器(存储部)75、76、多路转换器77、78、乘法器79、加减法器80、累加器81和存储输出数据的寄存器82。此外，作为控制部18，设有多路转换器83。另外，寄存器71～74、多路转换器77、78、乘法器79、加减法器80、累加器81和寄存器82，相当于本发明的衰减处理部。

在这种结构中，寄存器71中保存有输入数据x_n的前一个数据x_n-1，寄存器72中保存有x_n的两个之前的数据x_n-2。此外，寄存器73中保存有前一个输出数据y_n-1，寄存器74中保存有两个之前的输出数据y_n-2。而且，系数用存储器75中，保存有系数h₀、h₁、h₂、b₁、b₂，系数用存储器76中，保存有系数h′₀、h′₁、h′₂、b′₁、b′₂。

多路转换器83，根据信号电平检测部17输出的检测信号，选择系数用存储器75或系数用存储器76的任意一方所保存的系数并进行输出。

另外，2元IIR滤波器中，在系数是h₀、h₁、h₂、b₁、b₂的情况下，数据x_n被输入时的输出y_n，可以由下式(8)表示。

[数式7]

y_n＝h₀x_n+h₁x_n-1+h₂x_n-2-b₁y_n-1-b₂y_n-2          …(8)

对图10所示的高通滤波器11中被输入数据x_n时的动作进行说明。另外，设多路转换器83，选择并输出系数h₀、h₁、h₂、b₁、b₂。

多路转换器77中，被输入x_n、x_n-1、x_n-2、y_n-1、y_n-2。此外，多路转换器78中，被输入多路转换器83输出的h₀、h₁、h₂、b₁、b₂。而且，多路转换器77，根据输入的控制信号，按照x_n、x_n-1、x_n-2、y_n-1、y_n-2的顺序选择数据，输入到乘法器79的一个输入端子中。此外，多路转换器78，与多路转换器77同步，根据控制信号，按照h₀、h₁、h₂、b₁、b₂的顺序选择数据，输入到乘法器79的另一个输入端子中。因此，从乘法器79中，依次输出h₀x_n、h₁x_n-1、h₂x_n-2、b₁y_n-1、b₂y_n-2。然后，通过用加减法器80和累加器81对乘法器79输出的这些值进行加减运算，从累加器81输出的值y_n，为式(8)所示的值。然后，该y_n作为IIR滤波器的输出，被锁存于寄存器82并输出。

此外，在多路转换器83，选择并输出系数h′₀、h′₁、h′₂、b′₁、b′₂的状态下，y_n为下式(9)所示的值。

y_n＝h′₀x_n+h′₁x_n-1+h′₂x_n-2-b′₁y_n-1-b′₂y_n-2…(9)

这样，即便是为IIR滤波器的情况，通过根据检测信号来切换系数，也可以与FIR滤波器的情况同样地进行高通滤波器11的通断控制和截止频率的变更。另外，可以与FIR滤波器的情况同样，通过逐步变更系数，来抑制切换时发生噪音。

此外，即便在IIR滤波器的情况下，也可以用ROM构成高通滤波器。图11是表示使用ROM的2元IIR滤波器的一例的图。如图所示，高通滤波器11，具备：移位寄存器91～94、ROM95、加减法器96和累加器97。另外，移位寄存器91～94、加减法器96和累加器97相当于本发明的衰减处理部。此外，ROM95相当于本发明的存储部和控制部。移位寄存器91～94的位长与FIR滤波器的情况同样为L位，以LSB为前端来存放数据。

在2元IIR滤波器中，x_n被输入时的y_n，与FIR滤波器的情况同样，可通过颠倒x_n和y_n的顺序对数式进行变形，来用下式(10)、(11)表示。

[数式9]

$>>>y>n>>=>>\Sigma >>i>=>0>>>L>->1>>>>2>>->i>\; >>S>ni>>->>S>>n>0>>>->->->>(>10>)>>>s>$

$>>>S>ni>>=>>\Sigma >>n>=>1>>3>>>x>ni>>>h>n>>->>\Sigma >>n>=>1>>2>>>y>ni>>>b>n>>->->->>(>11>)>>>s>$

因此，设将与(x_1i、x_2i、x_3i、y_1i、y_2i)这5位的样式相对应的S_ni(频率特性数据)事先存放在ROM95中。再有，设ROM95中还存放有，使用系数h₀、h₁、h₂、b₁、b₂以外的系数(例如，h′₀、h′₁、h′₂、b′₁、b′₂等)的情况下的S_ni。另外，将S_ni存放到ROM95中时的地址，例如，对5位的样式附加信号电平检测部17输出的检测信号来得到。

由此，与5位的样式以及检测信号对应的S_n(L-1)、S_n(L-2)、…、S_n1、S_n0，被从ROM95中顺序读出，并输入到加减法器96中。然后，累加器97，通过使从加减法器96输出的值右移1位来与2^-1相乘，并将其结果输入到累加用的加减法器96中。通过重复该累加处理L次，可以得到式(10)所示的y_n。另外，在第L次的累加处理中，加减法器96中减去S_n0，并且累加器97，将该结果不移位地进行输出。

这样，即便是为使用ROM的IIR滤波器的情况，也可以根据检测信号来变更从ROM95中读出的值，实现高通滤波器11的通断控制和截止频率的变更。

＝＝延迟电路的追加＝＝

下面，对给图1所示的DA转换器1追加延迟电路的例子进行说明。图12是表示被追加延迟电路101的DA转换器100的结构的一例的图。延迟电路101，设置在高通滤波器11的前级，其将输入的PCM信号延迟规定的时间后，输出到高通滤波器11中。除了追加延迟电路101以外，其他结构与图1的DA转换器1相同。另外，输入到延迟电路101之前的PCM信号，被输入到信号电平检测部17中。

由此，信号电平检测部17，可以在PCM信号被输入到高通滤波器11中之前，将信号电平与阈值的比较结果输出。所以，控制部18，可以在输入到高通滤波器11中的PCM信号的信号电平变为小于阈值之前，导通高通滤波器11，在信号电平变为阈值以上之前关断高通滤波器11。也就是说，信号电平变为小于阈值以后、和信号电平变为阈值以上之后等，不进行影响音质的用信号电平的通断控制，因而可以抑制音质劣化。

另外，由于本发明的DA转换器，主要是用于将数字声音信号转换成模拟信号，所以经常被与数字影像信号的处理电路等一起使用。例如，在像等离子显示器那样，影像处理很花时间的情况下，数字声音信号的DA转换器有时要具备延迟电路，来使画面上显示的影像与扬声器输出的声音同步。也就是说，图12所示的延迟电路101，可以与像这样以使影像和声音同步为目的的延迟电路通用。因此，在采用图12所示的结构时，无需再新追加延迟电路，也就不会增加成本。

以上，对作为本发明实施方式的DA转换器1、100进行了说明。如上所述，在DA转换器1中，高通滤波器11根据输入的多位数字信号的信号电平导通或关断。例如，在通常播放音乐时等、信号电平大到某种程度的情况下，高通滤波器11关断。这种情况下，闲置噪音不易听到，即使因关断高通滤波器11而产生闲置噪音，在实际使用中也没有问题。再有，由于信号没有被高通滤波器11衰减，所以不会出现音质劣化。此外，例如在信号电平小到足以听得见闲置噪音的状况下，高通滤波器11导通。这种情况下，音乐等的细微变化是很难听得出来的，即使为了抑制闲置噪音的发生而导通高通滤波器11，在实际使用上也不会引起音质劣化。这样，通过根据信号电平来导通关断高通滤波器11，不但电路规模小，而且不会引起音质劣化，易于防止闲置噪音的影响。

此外，对于高通滤波器11的通断控制，可以通过改变FIR滤波器和IIR滤波器等数字滤波器的系数等的频率特性数据来实现。

而且，将高通滤波器11导通时的频率特性数据、和关断时的频率特性数据，存储在存储器等中，可通过切换使用它们的哪个，来变更频率特性数据。

再有，在变更频率特性数据时，为了防止截止频率急剧变化所造成的影响，可以将频率特性数据逐步变更。

另外，也可不进行频率特性数据的变更，可利用开关电路，进行高通滤波器11的通断控制。

此外，在以模拟方式进行信号电平与阈值的比较的情况下，可以将相当于阈值的电压用电阻分割来生成。在这种情况下，也可以通过将电阻外置、并通过连接的电阻来变更阈值。

此外，通过使用延迟电路101，可以避免用会对音质造成影响的信号电平进行通断控制，可以抑制音质劣化。

此外，在DA转换器1中，还可以根据输入的多位数字信号的信号电平，变更高通滤波器11的截止频率。也就是说，可以在信号电平小于阈值、低音感度很差的状况下，提高截止频率。由此，可以在可听音频范围的低音域内设置变化点，突出低音。而且，在信号电平是阈值以上的情况下，可以降低截止频率，防止音质劣化。

另外，在变更截止频率时，为了防止截止频率急剧变化所造成的影响，可以将频率特性数据逐步变更。

此外，在进行截止频率的变更控制的情况下，也可控制为如果为规定的信号电平以上，则将高通滤波器11关断。由此，通过在音量大到没有闲置噪音的影响的情况下，将高通滤波器11关断，可以抑制音质劣化。

以上，对本发明的实施方式进行了说明，但上述实施方式是为了使本发明便于理解，并非对本发明进行限定、解释。本发明，可以在不脱离其主旨的范围内进行变更和改良，同时其等价物也包含在本发明当中。