共振隧穿压阻式微加速度计

摘要

本发明涉及微加速度计，具体为一种共振隧穿压阻式微加速度计。本发明解决现有的硅压阻式加速度计灵敏度较低，温度稳定性较差，很难测量高g(重力加速度)值加速度，无法满足现代测试技术的高精度要求的问题，利用了超晶格量子阱薄膜具有压阻效应的特性。本发明在超晶格薄膜上加工出共振隧穿压敏电阻，将超晶格薄膜的衬底加工成外围基座、与基座相连的“十”字形悬臂梁和四周与悬臂梁相连的质量块的传力结构，并使四块共振隧穿压敏电阻位于悬臂梁与基座的连接处。共振隧穿压阻式微加速度计是全部采用MEMS工艺加工制作的量子器件。因具有量子效应、表面效应和尺寸效应，而表现出高灵敏度，低功耗、微体积、低功耗和易数字化等特点。

说明书

技术领域

本发明涉及微加速度计，特别涉及利用具有共振隧穿效应的纳米超晶格量子阱薄膜高灵敏度的压阻效应加工而成的共振隧穿压阻式微加速度计。

背景技术

现有的微加速度计为硅压阻式加速度计，它是基于硅的压阻效应原理。所谓压阻效应，即固体在应力场作用下，引起电阻电阻率的变化，从而引起电阻阻值变化的现象。现有的硅压阻式加速度计的压敏电阻都是掺杂多晶硅，其灵敏度较低，温度稳定性较差，很难测量高g(重力加速度)值加速度，无法满足现代测试技术的高精度要求。

具有共振隧穿效应的纳米超晶格量子阱薄膜是利用分子束外延生长技术(MBE)进行薄膜生长而制备的一种具有量子效应的纳米材料，其具有优良的电学特性，其中电子的共振隧穿与微带输运特性显示了良好的电子工程应用价值，在国内外得到广泛的应用，如共振隧穿二极管(RTD)。分子束外延是在超高真空(10-10Torr)中用一种或多种热分子或原子束射到加热衬底上生长超晶格薄膜的一种技术。生长之前先制备好(GaAs)衬底，再用分子束外延生长技术(MBE)在(GaAs)衬底上生长出一层很薄的超晶格薄膜。超晶格薄膜自下向上有集电极电极接触层、集电区层、隔离层、势垒层、势阱层、势垒层、隔离层、发射区层、发射极电极接触层。根据使用领域的不同超晶格薄膜各层所用材料、厚度，掺杂浓度会有所区别。

在介观物理领域，若电子的平均自由程大于样品的特征几何尺度，电子的波动性质就突显出来了。电子的行为可以用像类似光学那样的理论来描述，称之为电子光学。这为研究复杂纳结构中的电子波动行为提供了理论依据。超晶格的概念最初主要是为了寻找优良微分负阻器件提出的。超晶格生长技术的成熟，为电子光学在纳电子器件方面的应用奠定了技术基础。但目前该技术领域的技术人员并没有发现超晶格量子阱薄膜具有压阻效应。

原理上讲，在力学信号作用下，纳米超晶格量子阱结构中的应力分布将发生变化；一定条件下应力变化可引起内建电场的产生；内建电场将导致纳米带结构中量子能级发生变化；量子能级变化会引起共振隧穿电流变化。简言之，在共振隧穿电压附近，通过上述四个物理过程，可将一个微弱的力学信号转化为一个较强的电学信号。这一过程称为介观压阻效应。即：力学信号产生应变，应变产生内建电场，内建电场产生量子能级漂移，量子能级漂移产生共振隧穿电流变化。

当电压一定的条件下，隧穿电流的变化也可表示为电阻的变化，也就是说力学信号可引起超晶格薄膜电阻较大的变化。

在实验中，采用I-V曲线网络分析仪测试GaAs/AlAs超晶格薄膜的I-V曲线，并给薄膜施加不同大小的微小压力，每施加一次压力便记录下相应的I-V曲线，从而得到一组随压力变化的I-V曲线(图1)。从该曲线很容易计算出在电压一定的情况下电阻值随压力的变化情况，将这种变化趋势绘成曲线便可得到超晶格薄膜的压阻效应曲线(图2)。

通过上述实验证实了超晶格薄膜确实具有高灵敏度压阻效应。由于超晶格压阻效应的机理是其共振隧穿电流在压力影响下发生变化，故将具有压阻效应的超晶格薄膜称为共振隧穿压敏电阻。

发明内容

本发明解决现有的硅压阻式加速度计灵敏度较低，温度稳定性较差，很难测量高g(重力加速度)值加速度，无法满足现代测试技术的高精度要求的问题，利用超晶格量子阱薄膜具有有高灵敏度压阻效应的特性，提供一种高灵敏度的共振隧穿压阻式微加速度计。

本发明是采用如下技术方案实现的：共振隧穿压阻式微加速度计，它是用如下方法制得的：用分子束外延(MBE)技术在半导体衬底上生长出所需的超晶格薄膜，利用微机电器件(MEMS)加工技术进行如下加工：

(1)利用刻蚀工艺去掉衬底上的除呈“十”字分布的四块薄膜外的所有薄膜；

(2)再采用刻蚀工艺，将留下的每块薄膜除一条形面积外的其余部分腐蚀到集电极的电极接触层，使每块薄膜上形成一个凸条；

(3)用沉积法在薄膜表面沉积欧姆接触层，再用剥离法在集电极的电极接触层和凸条表面制作出集电极和发射极(即将集电极和发射极以外的欧姆接触层剥离掉)；

(4)用PECVD法在薄膜表面淀积二氧化硅绝缘层；

(5)用开引线孔版在发射极和集电极上部的二氧化硅绝缘层上刻蚀出引线孔；

(6)蒸发CrAu，在薄膜表面蒸镀CrAu层；

(7)用外引线版光刻CrAu层，形成引线孔上部的引出电极；

(8)控制温度在430℃时短时间快速合金，以便形成引出电极与集电极和发射极之间良好的欧姆接触；

利用正面刻蚀工艺将衬底中部刻蚀空，将衬底刻蚀成外围基座、与基座相连的四个悬臂梁以及与悬臂梁相连的质量块的结构，并使四块共振隧穿压敏电阻位于悬臂梁与基座的连接处。

所述的超晶格薄膜各层采用如下的材料、掺杂浓度、层厚度，以提高微加速度计的灵敏度等性能：

  层  材料  掺杂浓度  厚度  发射极  电极接触层  N⁺-GaAs  3×10¹⁸cm^-3  500nm  发射区  N⁺-GaAs  10¹⁷cm^-3  10nm  隔离层  GaAs  不掺杂  5nm  In0.1Ga0.9As  不掺杂  5nm  GaAs  不掺杂  0.5nm  双  势  垒  层  势垒  AlAs  不掺杂  1.7nm  势阱  GaAs  不掺杂  0.5nm  In0.1Ga0.9As  不掺杂  4nm  GaAs  不掺杂  0.5nm  势垒  AlAs  不掺杂  1.7nm  隔离层  GaAs  不掺杂  0.5nm  In0.1Ga0.9As  不掺杂  5nm  GaAs  不掺杂  5nm  集电区  N⁺-GaAs  10¹⁷cm^-3  10nm  集电极  电极接触层  N⁺-GaAs  3×10¹⁸cm^-3  1000nm  衬底  SI-GaAs

在超晶格薄膜中，发射极和集电极电极接触层的主要作用是形成欧姆接触减少器件的串联电阻。发射区层和集电区层：实行重掺杂使费米能级位于导带之上，具体掺杂浓度影响峰值电压和开启电压值，此外掺杂从发射区或集电区到势垒区的掺杂浓度逐渐降低，这样做主要目的是为了防止杂质渗透到势垒区，影响器件特性。隔离层的主要作用是隔离掺杂发射区中的杂质在高温下向势垒和势阱区扩散，调整隔离层的厚度也可以调整峰值电压和开启电压值；势垒层：势垒层是双垒单势阱系统中的关键部分，该层应选择禁带宽度大的材料制作，一般不掺杂，该层厚度减小有利于提高峰值电流密度；势阱层：势阱层也是关键层之一，一般不掺杂，阱区厚度增大，阱中分立能级降低，有利于减小峰值电压、提高电流峰谷比。然而阱区厚度大时，峰值电流也变小，故采用子阱结构(GaAs/In_0.1Ga_0.9As/GaAs)。由于子阱中的分立能级更低，就可以做到阱的总厚度不很大，即可得到低峰值电压，又能保持较高的峰值电流密度。此后，各层的顺序与上述顺序是完全对称的，直到衬底。在发射区和势垒区隔离层中各增加一层In_0.1Ga_0.9As，其目的是在发射区和势垒之间形成一个垒前阱，该阱中也产生了分立能级，这样就使原本由发射区电子与阱中分立能级间的共振隧穿转变为垒前阱中分立能级与阱中分立能级之间的二维对二维的共振隧穿。由于受隧穿前后能量和横向动量守恒的限制，会在IV曲线上形成一个十分尖锐的共振电流峰，其结果是降低峰值电压、提高峰谷比；同时尽量缩小发射极面积，以减小其本征电容。

本发明所述的分子束外延(MBE)技术是公知的制备超晶格薄膜的成熟技术。本发明所涉及的刻蚀(光刻和腐蚀)工艺、欧姆层沉积法工艺、剥离法工艺、PECVD法淀积二氧化硅层工艺、用开引线孔版刻出引线孔工艺、在薄膜表面形成CrAu层工艺、用外引线版光刻CrAu层形成引出电极工艺以及快速合金工艺都是公知、成熟且商业化使用的MEMS器件加工工艺。其中，分子束处延技术中在杨树人等编著、科学出版社出版的《半导体材料》一书的第七章(半导体的外延生长)中有详细介绍；本发明所涉及的各种加工工艺在[美]格雷戈里T.A.科瓦奇著、张文栋等译的《微传感器与微执行器全书》的第二章(微机械加工技术)中有详细介绍。

本发明发现并利用了超晶格薄膜的压阻效应，合理设计了超晶格薄膜的结构并利用薄膜生长技术和MEMS加工工艺，给出了一种共振隧穿压阻式微加速度计。该微加速度计克服了硅压阻式加速度计存在的问题，不但灵敏度提高了一个数量级，受温度影响较小(掺杂多晶硅压敏电阻受温度影响较大，主要原因部分是由于掺杂载流子的影响，而超晶格的阱区和垒区都没有掺杂，所以共振隧穿压敏电阻受温度影响较小)，测量g值较高，而且体积较小，功耗低，易数字化，便于集成等很多令人瞩目的优点。

共振隧穿压阻式微加速度计是全部采用MEMS工艺加工制作的量子器件。因具有量子效应、表面效应和尺寸效应，而表现出高灵敏度，低功耗、微体积、低功耗和易数字化等特点。因此，在汽车业和航空业有着很广阔的应用前景。

附图说明

图1为超晶格薄膜随压力变化的I-V曲线；

图2为超晶格薄膜的压阻效应曲线；

图3为超晶格薄膜的结构示意图；其中：1-衬底，2-超晶格薄膜。

图4为共振隧穿压阻式微加速度计加工工序示意图；图中以a-b-c-d-e-f-g为顺序。

图5为衬底加工后形成的微加速度计的结构示意图；

图6为悬臂梁进一步加工后形成的微加速度计的结构示意图；

图7为质量块进一步加工后形成的微加速度计的结构示意图；

图8为微加速度计放大后的实物结构图；

具体实施方式

共振隧穿压阻式微加速度计，它是用如下方法制得的：用分子束外延(MBE)技术在半导体衬底1上生长出所需的超晶格薄膜2，利用微机电器件(MEMS)加工技术进行如下加工：

(1)利用刻蚀工艺去掉衬底1上的除呈“十”字分布的四块薄膜外的所有薄膜(如图4a所示)；

(2)再采用刻蚀工艺，将留下的每块薄膜(图4b)除一条形面积外的其余部分腐蚀到集电极的电极接触层3，使每块薄膜上形成一个凸条(图4c)；

(3)用沉积法在薄膜表面沉积欧姆接触层，再用剥离法在集电极的电极接触层和凸条表面制作出集电极4和发射极7(图4d)(发射极不用剥离)；即将集电极和发射极以外的欧姆接触层剥离掉；欧姆接触层采用AuGeNi材料；

(4)用PECVD法在薄膜表面淀积二氧化硅层绝缘5(图4e)；

(5)用开引线孔版在发射极和集电极上部的二氧化硅绝缘层上刻出引线孔(图4f)；

(6)蒸发CrAu，在薄膜表面形成CrAu层；

(7)用外引线版光刻CrAu层，形成引线孔上部的引出电极6(图4g)；

(8)控制温度在430℃时短时间快速合金，以便形成引出电极与集电极和发射极之间良好的欧姆接触；

利用正面刻蚀工艺将衬底中部刻蚀空，将底衬刻蚀成外围基座8、与基座相连的“十”字形悬臂梁9和四周与悬臂梁相连的质量块10的结构，并使四块共振隧穿压敏电阻位于悬臂梁与基座的连接处(图5)。

利用背面刻蚀工艺将悬臂梁9刻蚀成薄且具有弹性的悬臂梁(图6)

利用背面刻蚀工艺将质量块10刻蚀薄，并在质量块下方形成空腔，使质量块有足够的位移空间(图7)。

将四块薄膜压敏电阻桥式连接。

微加速度计的工作原理是当携带着加速度计的物体作加速度运动时，加速度计中的质量块因惯性而产生位移，并带动悬臂梁产生形变，从而在基座与悬臂梁间的支撑点处引起较大应力，因而支撑点处共振隧穿压敏电阻的阻值将随着应力的变化而等比例变化，测量电桥的输出电压也随之变化，所以共振隧穿压敏电阻阻值的变化值反映了物体加速度的大小，从而实现了加速度的测量。