降低源极/漏极电压的电流驱动电路

摘要

本发明提供一种降低源极/漏极电压的电流驱动电路。构成电流镜电路的第一路径中有第一晶体管，第二路径中有第二晶体管，晶体管的源极都被接地。为了使这些晶体管的VDS一致，而设置用于输入两个晶体管的漏极电压的运算放大器，和连接到运算放大器的输出的第三晶体管，将该第三晶体管装入第一路径。其结果，控制第三晶体管中流过的电流以使第一晶体管和第二晶体管的VDS一致。

说明书

技术领域

本发明涉及电流驱动电路，特别涉及电流镜型的电流驱动电路。

背景技术

电流镜电路常常用于对负荷流过所希望的电流。一般的电流镜电路的例子具有以下的结构。即，第一晶体管和第二晶体管的栅极以及源极分别互相连接，源极都接地，栅极都与第一晶体管的漏极连接。第二晶体管的漏极上连接目标负荷。

基准电流流向第一晶体管的漏极，与基准电流成比例的驱动电流流入连接到第二晶体管漏极的负荷。基准电流和驱动电流的大小之比、即镜(mirror)比由第一晶体管和第二晶体管的两个晶体管的源极/漏极电流的比确定。源极/漏极电流I_DS与晶体管的沟道宽度W成正比，并与沟道长度L成反比，所以一般由W/L的比来决定。

基准电流和驱动电流之比由第一晶体管和第二晶体管两个晶体管的W/L的比来决定，但这是假设两晶体管的源极/漏极电压V_DS相等的情况。严格来说，已知晶体管的源极/漏极电流I_DS与(V_GS-V_th)²·(W/L)·(1+λV_DS)成正比，但多少受到V_DS的影响。其中λ是调制效果系数，V_GS是栅极/源极电压，V_th是阈值电压。因此，即使正确设计W/L的比，但如果任何晶体管的V_DS与假设值有所不同，也得不到正确的驱动电流。

发明内容

本发明是鉴于这样的问题而完成的，其目的在于提供一种源极/漏极电压依赖性低的电流驱动电路。

本发明的电流驱动电路是，第一、第二晶体管的栅极以及源极都分别互相连接，所述源极都接地，所述栅极都连接到所述第一晶体管的漏极侧，基准电流流向所述第一晶体管的漏极，所述第二晶体管的漏极上连接目标负荷，从而在该负载中流过与所述基准电流成比例的驱动电流的电流镜型电流驱动电路，其中设置调整电路，维持所述第二晶体管的漏极和所述负荷直接连接的状态，同时使所述第一晶体管的漏极电位和所述第二晶体管的漏极电位接近。

根据该结构，由于第一晶体管和第二晶体管的V_DS接近，所以可以得到更正确的驱动电流。另外，由于维持第二晶体管的漏极和负荷直接连接的状态，所以与在它们之间别的晶体管或其它元件的情况相比，一般可以正确地且高效地流过驱动电流。

调整电路包含：两个输入分别连接到所述第一晶体管和所述第二晶体管的漏极的运算放大器；以及串联插入所述第一晶体管的漏极和所述栅极之间的第三晶体管，所述运算放大器的输出也可以连接到所述第三晶体管的栅极。

作为其它实施方式，调整电路包含：串联插入所述第一晶体管的漏极和所述栅极之间的第三晶体管；以及源极连接到所述第三晶体管的栅极、漏极接地、且流过恒电流的第四晶体管，第四晶体管的栅极也可以和第二晶体管的漏极连接。

该电流驱动电路还可以包括使调整电路的作用无效的电路。该电路(下面也称为“无效化电路”)也可以在两个晶体管的V_DS接近时起作用。如果V_DS接近，则不需要调整电路。通过使调整电路无效，可以得到降低消耗电力的效果。

无效化电路也可以在栅极/源极电压V_GS升高时起作用。如前所述，由于源极/漏极电流I_DS与(V_GS-V_th)²·(W/L)·(1+λV_DS)成比例，所以如果V_GS升高则(V_GS-V_th)²项成为决定性，看不到V_DS的影响。

本发明的其它实施方式也是电流驱动电路，其中设置流过基准电流的第一路径，和包含目标负荷并在该负荷中流过驱动电流的第二路径，所述第一路径中串联设置第一电阻，所述第二路径中串联设置第二电阻，并设置两个输入分别连接到所述第一电阻的一端(以下称为“第一电阻的上端”)和所述第二电阻的一端(以下称为“第二电阻的上端”)的运算放大器，所述第二路径中插入晶体管而将所述运算放大器的输出连接到该晶体管的栅极。第一路径和第二路径构成电流镜电路。根据运算放大器的效果，由于第一电阻的上端和第二电阻的上端的电位相等，所以可以正确得出镜像比。通过利用电阻和运算放大器，可以消除V_DS依赖性的问题。

在集成电路装置(以下简称为“LSI”)中内置上述记载的任何电流驱动电路，用于使驱动电流流入在该LSI外部配置的负荷的路径也可以经由LSI的端子形成。此时，不知道负荷上施加了什么样的电源电压，本发明的V_DS依赖性的降低，对于使驱动电流达到正确值是有效的。

附图说明

图1是表示实施方式1的电流驱动电路的结构的图。

图2是表示实施方式2的电流驱动电路的结构的图。

图3是表示实施方式3的电流驱动电路的结构的图。

图4是表示实施方式4的电流驱动电路的结构的图。

图5是概念性地表示图4的电流驱动电路的电阻配置的图。

具体实施方式

实施方式1

图1表示实施方式1的电流驱动电路100的结构。电流驱动电路100内置于LSI。作为n沟道型FET的第一晶体管Q1、第二晶体管Q2的栅极(图中标记为G)以及源极(图中标记为S)都分别互相连接，源极都接地。栅极都经由作为n沟道型FET的第三晶体管Q3连接到第一晶体管Q1的漏极侧的恒流电路20。恒流电路20通过已知的方法构成可从LSI外部设定电流值的结构。

第三晶体管Q3的漏极连接到恒流电路20的输出以及所述两个栅极，源极连接到第一晶体管Q1的漏极以及运算放大器10的反转输入，栅极连接到运算放大器10的输出。运算放大器10的非反转输入连接到第二晶体管Q2的漏极和检测器12的输入以及端子22。运算放大器10和第三晶体管Q3起调整电路的作用。检测器12的输出连接到作为n沟道型FET的晶体管Qs的栅极。检测器12和该晶体管Qs为对于调整电路的分流(shunt)电路，用作无效电路的功能。输入电压高于规定的电压时，检测器12将用于降低输出从而无效化的晶体管Qs导通，并将恒流电路20的电流旁通。由此，成为与第三晶体管Q3不存在相同的状态，电流驱动电路100成为现有一般的电流镜电路。

LSI的外部配置作为负荷的发光二极管16，阳极上施加电源电压V_DD。发光二极管16的阴极连接到LSI的端子22。

以下，恒流电路20的输出侧电压用Va标记，第一晶体管Q1的漏极电压用Vb标记，第二晶体管Q2的漏极电压用Vc标记。Va为充分高的电压。恒流电路20中流过基准电流I₁时，由于运算放大器10的虚短路效果，第三晶体管Q3的导通状态被控制，结果Vb和Vc大致相等。由此，第一晶体管Q1和第二晶体管Q2的V_DS大致相等，可以消除镜像比的V_DS依赖性。发光二极管16中正确流过作为涉及目标值的驱动电流I₂，并实现所希望的发光状态。

另外，在V_DD足够高时，如所述那样，由于可以忽略V_DS的影响，所以检测器12工作而Qs导通，电流驱动电路100整体成为通常的电流镜电流。其结果，第三晶体管Q3中的电力损耗消失。

上面，在实施方式1中，在每个应用中V_DD都不同，由于在LSI设计时不明确，所以调整电路的V_DS的组入非常有效。

实施方式2

图2表示实施方式2的电流驱动电路200的结构。在该图中，对于与图1相同的结构赋予相同符号并适当省略说明。以下，说明与图1不同的结构和工作。

在图2中，配置作为n沟道型FET替代运算放大器10。第四晶体管Q4的源极连接到新设置的恒流电路24的输出和第三晶体管Q3的栅极，栅极连接到端子22和检测器12的输入，漏极接地。恒流电路24的输出侧的电压重新用Vd标记。

现在，将Va和Vd设为充分高。第三晶体管Q3和第四晶体管Q4的阈值电压分别标记为V_th3、V_th4时，为

Vb＝Vd-V_th3

Vc＝Vd-V_th4的状态且系统稳定。这里，由于可以将V_th3和V_th4设为大致相等，所以结果Vb＝Vc，可以得到与实施方式1同样的效果。

实施方式3

图3表示实施方式3的电流驱动电路300的结构。电流驱动电路300具有恒流电路20，基准电流I₁流向第一电阻R1。恒流电路20和第一电阻R1构成第一路径。另一方面，驱动电流I₂流过作为目标负荷的发光二极管16。I₂经由端子22被导入LSI，经由第一晶体管Q1和第二电阻R2接地。从发光二极管16到接地的路径形成第二路径。运算放大器10的两个输入分别连接到第一电阻R1的上端和第二电阻R2的上端，输出连接到第一晶体管Q1的栅极。

以下，将第一电阻R1的上端和第二电阻R2的上端的电压分别标记为Va、Vb时，通过运算放大器10的作用，控制第一晶体管Q1的导通的程度以便Va＝Vb。从而，驱动电流I₂

I₂＝I₁·R1/R2(式1)，通过高精度地装入电阻，可以进行高精度的控制。在该实施方式中，负荷还是在LSI的外部，该电源电压不明确，运算放大器10的电压的调整是有益的。另外，关于电阻值的精度的研究在以下的实施方式中叙述。

实施方式4

图4表示实施方式4的电流驱动电路400的结构。以下，仅表示与图3的不同，首先在第一路径中，第一电阻R1的下面还串联第三电阻R3、第五电阻R5，第一熔断丝F1、第三熔断丝F3分别作为旁通电阻并联设置在各电阻上。另一方面，在第二路径中，第二电阻R2的下面还连接第四电阻R4、第六电阻R6，第二熔断丝F2、第四熔断丝F4分别作为旁通电路并联设置在各电阻上。这些电阻中，第一电阻R1和第二电阻R2的值被设计为满足实施方式3表示的式1。其它的电阻值，与第一电阻R1和第二电阻R2的值相比，充分小，为可进行微调的结构。

在该结构中，假设驱动电流I₂远远大于预定时，第二熔断丝F2或第四熔断丝F4，或两者通过激光修整(trimming)而切断。另一方面，驱动电流I₂远远小于预定时，第一熔断丝F1或第三熔断丝F3，或者两个都切断。由此，可以高精度生成驱动电流I₂。

不仅设置可调整电阻值的结构，而是提高第一电阻R1和第二电阻R2的电阻值的成对(pair)性也很重要。图5表示考虑这一点而在LSI中装入的电阻的概略配置。在该图中，“d”表示虚置(dummy)区域。“R1”等表示在某一层中看第一电阻R1等的布线的情况。在该图中第五区域表示第一电阻R1，实际连接到这些区域未图示的其它层，曲折形成一条布线。在LSI制造中，适当选择杂质，控制杂质的注入量和侵入深度从而可以制作所希望的电阻值。在离子轰击的情况下，杂质的注入量为掺杂量，侵入深度可以由加速电压和离子打入时在衬底上设置的牺牲膜的厚度控制。

另一方面，四个区域表示第二电阻R2，曲折形地形成一条布线。通过将第一电阻R1和第二电阻R2锯齿配置，而具备这些特性。因此，即使第一电阻R1和第二电阻R2偏离涉及目标值，由于一般向相同方向偏离，所以确保良好的成对性，驱动电流I₂接近目标值。基于同样的考虑，第三电阻R3和第四电阻R4相邻配置，第五电阻R5和第六电阻R6相邻配置。

上面根据实施方式说明了本发明。本领域技术人员可以理解，该实施方式为例示，这些各构成元件的组合中可形成各种变形例，而且这样的变形例也属于本发明的范围。例如，实施例中作为MOSFET的晶体管当然也可以是双极晶体管。

根据本发明的电流驱动电路，对于基准电流，可以产生更正确的驱动电流。