ASIC芯片设计软硬件合作模拟与测试的一体化仪器

摘要

本发明涉及对ASIC设计进行软硬件合作模拟与测试的一体化仪器(简称模测仪)。目的在于克服软件建模带来的诸多限制，提高模拟级别，从而使模拟更加充分，确保证投片的成功率；同时也提供对ASIC进行测试的手段。本发明由软硬件合作模拟与测试应用软件和模测仪硬件组成。它融硬模型和软模型为一体，集模拟与测试于一身。不仅提高了模拟的级别，确保证了ASIC投片的成功率；还可测试ASIC，免去了需要购买或研制专门测试设备的额外开销，节约成本。

说明书

本发明涉及对ASIC(专用集成电路)芯片设计进行软硬件合作模拟与测试的一体化仪器(以下简称模测仪)。

随着ASIC芯片集成度的提高和功能的增强，在ASIC的设计过程中对ASIC的模拟验证提出了更高的要求。因为只有对其经过充分的模拟验证才能保证其投片的成功率。目前商业电子设计自动化(EDA)中的软件模拟器(例如，美国的Verilog)是对ASIC芯片进行模拟验证的主要工具。然而利用EDA公司提供的软件模拟工具，在ASIC模拟阶段会遇到软件建模带来的麻烦。因为软件模拟的关键在于获得准确的软模型，但并不是所有的ASIC都能方便地进行软件建模。例如，高性能的微处理器往往由于资料缺乏、或对接口协议理解不完全正确、或购得的芯片与用户手册不一致等，都会造成软件建模的极大困难；而EDA公司一般也不提供高性能微处理器的软模型。因而利用现有的软件模拟器对ASIC设计进行模拟验证有很大的局限性，特别是难以实现更高级别的模拟验证。由于对ASIC设计的模拟不够充分，也就难以有效地保证投片的成功率。

本发明的目的之一是进行软硬件合作模拟，该方法把正在设计中的ASIC作为软模型和硬模型(如高性能微处理器)有机地接合起来，使模拟中的软模型(即ASIC)的代码和实际的硬模型一起运行，省去软件模拟器中要对相应的硬模型进行软件建模而带来的诸多限制。由于模拟级别的提高(如：体系结构级、板级、ASIC级)，使得模拟更加充分，以便能更有效地保证投片的成功率。本发明的目的之二是利用该仪器对生产出来后的ASIC进行测试，这不但检验了ASIC的生产质量，还免去了需要购买或研制专门测试设备的额外开销，一仪两用，节约成本。

本发明的技术方案是：模测仪由软硬件合作模拟与测试应用软件(以下简称应用软件)和模测仪硬件组成。应用软件包括：模拟应用软件和测试应用软件，它们运行在工作站的UNIX环境下；硬件由安装在工作站上的并行总线接口、主机、适配器三部分组成。主机包括：主控制器MS、时钟控制器CC、存储控制器MC、输入模式存贮器IPM、输出模式存贮器OPM、输入引脚电气电路IPE、输出引脚电气电路OPE。并行总线接口通过接口电缆与主控制器MS相连；MS将应用软件的时钟指令传给CC，使其产生相应的时钟序列作为主机的工作时钟；MS还将输入模式向量IPattern传给IPM，将应用软件的存贮器操作指令(如，存贮器写、读、突发、地址码等)传给MC，使其产生相应的命令序列对IPM或OPM执行相应的存贮器操作。MC执行突发操作时，以突发读方式(即以工作时钟的速率)从IPM中将读出的IPattern向量连续不断地送到IPE进行电平变换和I/O方向处理(对非差分电路而言)，然后通过连接电缆将此IPattern向量作用于安装在适配器上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆与OPE相连。在IPM执行突发读的同时，OPM则以突发写的方式将经过OPE进行电平变换后的OPattern向量保存在自己的顺序地址中。MS还可根据应用软件的指令将保存在OPM中的OPattern读出通过接口电缆和并行总线接口送给应用软件。

本发明融硬模型和软模型为一体，集模拟和测试于一身，为ASIC设计中迫切需要解决的各个级别的模拟验证和测试问题提供了一种统一的解决方案。模测仪采用工作站并行总线式集中控制，结构紧凑，简单；模式存储器向量深度、I/O引脚数和不同的引脚电气可灵活配置(其中：模式存贮器向量深度可从4M扩充到8M、16M；I/O引脚数可以从192扩到192×8＝1536；目前对硬模型支持LVCMIS、HSTL的引脚电气，对ASIC支持LVCMOS和LVDS的引脚电气)；工作时钟分外接时钟和内置时钟两种，内置时钟频率可调(范围：150Khz~60Mhz)；时钟延迟时间可调(范围：0ns~41.3ns)；激励信号电平可调(范围：-1v~6v)；有Z(高阻)采样电路和定时测量电路。

使用本发明如果被模拟或被测试的ASIC的工作频率在标称值范围之内，则为精确模拟或精确测试；若被模拟或被测试的ASIC的工作频率大于60Mhz，则为功能模拟或功能测试。

附图说明：

图1为模测仪主机构成图；

图2为应用软件流程图；

图中：1-并行总线接口             2-接口电缆

      3-主控制器MS               4-时钟控制器CC

5-存贮控制器MC               6-输入模式存贮器IPM

7-输入引脚电气电路IPE        8-适配器

9-输出引脚电气电路OPE        10-输出模式存贮器OPM

11-主机                      12-连接电缆

下面结合附图对本发明作进一步说明：

如图1所示：并行总线接口1通过接口电缆2与主控制器MS 3相连；主控制器MS 3将应用软件的时钟指令传给时钟控制器CC 4，使其产生相应的时钟序列作为主机11的工作时钟；主控制器MS 3还将输入模式向量IPattern传给输入模式存贮器IPM 6，将应用软件的存贮器操作指令(如，存贮器写、读、突发、地址码等)传给存贮控制器MC 5，使其产生相应的命令序列对输入模式存贮器IPM 6或输出模式存贮器OPM 10执行相应的存贮器操作。存贮控制器MC 5执行突发操作时，以突发读方式(即以工作时钟的速率)从输入模式存贮器IPM 6中将读出的IPattern向量连续不断地送到输入引脚电气电路IPE 7进行电平变换和I/O方向处理(对非差分电路而言)，然后通过连接电缆12将此IPattern向量作用于安装在适配器8上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆12与输出引脚电气电路OPE 9相连。在输入模式存贮器IPM 6执行突发读的同时，输出模式存贮器OPM 10则以突发写的方式将经过输出引脚电气电路OPE 9进行电平变换后的OPattern向量保存在自己的顺序地址中。主控制器MS 3还可根据应用软件的指令将保存在输出模式存贮器OPM10中的OPattern读出通过接口电缆2和并行总线接口1送给应用软件。

如图2所示：先选择合适的适配器安放硬模型(模拟)或被测件(测试)，将适配器连接到模测仪主机后，编写适配器的Shell文件，包含.DEV、.PKG、.ADP、.DLY、.TCK等；如果是模拟方式，则调用模拟应用软件进行模拟环境的准备、模测仪的初始化与模拟配置；然后启动模拟应用软件和软件模拟器一同工作，对ASIC进行软硬件合作模拟，并用波形显示模拟结果，供设计者进行分析。如果是测试方式，则调用测试应用软件进行测试环境的准备、模测仪的初始化与测试配置；然后启动测试功能，对被测件进行测试，并用文件的形式报告测试结果，供设计者进行分析。