首页> 中国专利> 用于容纳越过宏的芯片级连线电路放置的宏设计技术

用于容纳越过宏的芯片级连线电路放置的宏设计技术

摘要

本文提出有助于越过宏后继级连线的宏设计技术。宏内空白区是重新安排来提供连线的。重新安排可采取的具体形式包括:将空白区重新安排入从宏的一侧延伸到宏的另一侧的布线轨迹;屏蔽区,例如使用宏电源汇流排线以及/或宏连线的屏蔽区;布线在重新安排空白区的电源汇流排线;以及/或插入带可到达连线的引线的有源电路,在一个优选实施例中,有源电路在设计后继级期间放置在重新安排的宏空白区。空白区的重新安排有助于连线越过宏,从而使后继级连线的转换速率和路径延时得以保证,且不必使用过量缓冲器或重新布线。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2020-03-10

    未缴年费专利权终止 IPC(主分类):G06F17/50 授权公告日:20090909 终止日期:20190314 申请日:20010314

    专利权的终止

  • 2017-11-21

    专利权的转移 IPC(主分类):G06F17/50 登记生效日:20171102 变更前: 变更后: 申请日:20010314

    专利申请权、专利权的转移

  • 2009-09-09

    授权

    授权

  • 2001-09-19

    公开

    公开

  • 2001-08-08

    实质审查请求的生效

    实质审查请求的生效

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号