一种应用于高速模数转换器同步时钟采样的亚稳态检测电路

摘要

本发明公开了一种应用于高速模数转换器同步时钟采样的亚稳态检测电路，包括D触发器DFF2、D触发器DFF3及至少一个D触发器DFF，D触发器DFF2的D端通过一个延迟电路接入RCLK信号，D触发器DFF3的CLK端亦通过一个延迟电路接入MCLK信号，MCLK信号还输入到D触发器DFF2的CLK端，RCLK信号还输入到D触发器DFF3的D端；D触发器DFF2的Q端连接D触发器DFF的D端，D触发器DFF3的Q端连接D触发器DFF的CLK端，D触发器DFF的Q端作为亚稳态检测电路的输出；无需对主时钟进行分频即可进行亚稳态检测，没有鉴相偏差的问题。