承载半导体组件的基板结构、半导体晶圆与晶圆制造方法

摘要

本申请提供一种承载半导体组件的基板结构，其特征在于，包含：一晶圆层，具有相对应的一第一表面与一第二表面，其中该第二表面具有向该第一表面凹陷的一中心凹陷区域，该中心凹陷区域位于该第二表面当中，使得该晶圆层的一边框结构区域环绕在该第二表面周围；以及一金属层，具有相对应的一第三表面与一第四表面，该第三表面完全贴合于该第二表面。

说明书

技术领域

本申请关于半导体，特别是关于晶圆级芯片封装基板结构的设计与制作。

背景技术

现代电子装置越来越轻薄短小，集成电路的尺寸不仅缩小，还有薄型化的趋势。相较于传统芯片，薄型化的芯片能够承受的物理应力与热应力较小。在进行热处理与其他加工工艺时，特别是当芯片焊贴到印刷电路板时，物理应力与热应力容易造成基板的裂纹与/或翘曲，进而导致半导体元器件失效。

除此之外，当芯片薄型化之后，由于导电的线路可能变小变窄，使得电阻增加。不利于降低消耗功率，也导致温度上升的速度较快。当散热效率无法应付温度上升的速度时，可能需要额外的散热组件，就丧失薄型化芯片的优点。

据此，需要一种具有较强强度的基板结构，以便减低芯片在进行热处理、加工与焊贴等工序时，因为应力或热应力而导致失效的机率。在此同时，还要降低上述基板结构的电阻值，以便减少消耗功率，降低热耗损，增进芯片的使用寿命。

发明内容

本申请所提供的基板结构以及晶圆级芯片封装的基板结构，在芯片的中心部分具有较薄的晶圆层，可以降低基板结构的整体电阻值。在芯片的周边部分具有边框结构，在芯片的中心部分可以具有一或多重内框结构，以弥补较薄晶圆层的结构强度。本申请还提供具有上述基板结构的半导体晶圆，以及制作上述基板结构的晶圆制造方法。

根据本申请的方案，提供具有边框结构的基板结构、半导体晶圆、以及晶圆制作方法。

根据本申请的一方案，提供一种承载半导体组件的基板结构，其特征在于，包含：一晶圆层，具有相对应的一第一表面与一第二表面，其中该第二表面具有向该第一表面凹陷的一中心凹陷区域，该中心凹陷区域位于该第二表面当中，使得该晶圆层的一边框结构区域环绕在该第二表面周围；以及一金属层，具有相对应的一第三表面与一第四表面，该第三表面完全贴合于该第二表面。

进一步的，为了弥补较薄晶圆层的结构强度，其中该第二表面更包含具有向该第一表面凹陷的一第一环状凹陷区域，该第一环状凹陷区域与该中心凹陷区域位于该第二表面当中，使得该晶圆层在该第一环状凹陷区域与该中心凹陷区域之间形成环状的一第一内框结构区域。

进一步的，为了更弥补较薄晶圆层的结构强度，其中该第二表面更具有向该第一表面凹陷的第二环状凹陷区域，该第二环状凹陷区域位于该第二表面当中，使得该晶圆层在该第二环状凹陷区域与该中心凹陷区域之间形成环状的一第二内框结构区域，该第一环状凹陷区域完全包含环状的该第一内框结构区域，该第一内框结构区域完全包围该第二环状凹陷区域，该第二环状凹陷区域完全包围该第二内框结构区域。

进一步的，为了保护该金属层，并且降低物理应力与热应力的影响，该基板结构更包含：一树酯层，具有相对应的一第五表面与一第六表面，其中该第五表面的形状相应于该第四表面。

进一步的，为了让基板结构所承载的半导体组件的设计简化，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度相同。

进一步的，为了让基板结构所承载的半导体组件的设计更加简化，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度相同。

进一步的，为了让基板结构适应所承载的半导体组件的不同设计，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度不同。

进一步的，为了让基板结构适应所承载的半导体组件的具有更大的设计弹性，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度均不相同。

进一步的，为了配合大多数矩形芯片的形状，其中该中心凹陷区域是矩形。

进一步的，为了配合大多数方形芯片的形状，其中该中心凹陷区域是方形。

进一步的，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该凹陷区域的该第一表面至该第二表面的距离的两倍。

进一步的，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一环状凹陷区域或该中心凹陷区域的该第一表面至该第二表面的距离的两倍。

进一步的，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一内框结构区域的该第一表面至该第二表面的距离。

进一步的，为了节省金属层的厚度以便节省成本，其中该第四表面具有向该第三表面凹陷的一金属层凹陷区域，该金属层凹陷区域在该第二表面的投影区域位于该中心凹陷区域当中。

进一步的，为了设计与制作的方便，其中该金属层凹陷区域与该凹陷区域的形状相应，该金属层凹陷区域的面积小于该中心凹陷区域的面积。

根据本申请的一方案，提供一种半导体晶圆，其特征在于，其中该半导体晶圆当中预定切割出一第一芯片区域，该第一芯片区域包含如所述的半导体组件的基板结构。

进一步的，为了尽可能地利用晶圆的面积来制作不同芯片，其中该半导体晶圆当中预定切割出一第二芯片区域，包含如该第一芯片区域相同的该基板结构，该第一芯片区域与该第二芯片区域的形状不同。

进一步的，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，其中该半导体晶圆当中预定切割出多个芯片区域，该多个芯片区域当中的每一个都包含如该第一芯片区域相同的该基板结构，该多个芯片区域当中的每一个芯片区域和该第一芯片区域的形状都相同。

根据本申请的一方案，提供一种晶圆制造方法，其特征在于，包含：据所欲切割的多个芯片区域的大小与图样，在一晶圆层的一第二表面上涂布屏蔽层，在该多个芯片区域其中的一第一芯片区域，包含该屏蔽层未覆盖的一中心凹陷区域与该屏蔽层覆盖的一边框结构区域，该中心凹陷区域位于该边框结构区域当中，该边框结构区域环绕在该第二表面周围；蚀刻该中心凹陷区域的该晶圆层；去除该屏蔽层；以及在该第二表面上制造金属层。

进一步的，为了弥补较薄晶圆层的结构强度，其中该第一芯片区域更包含该屏蔽层未覆盖的一第一环状凹陷区域与该屏蔽层覆盖的一第一内框结构区域，该第一环状凹陷区域包围该第一内框结构区域，该中心凹陷区域位于该第一内框结构区域当中，该第一环状凹陷区域位于该边框结构区域当中。

进一步的，为了更弥补较薄晶圆层的结构强度，其中该第一芯片区域更包含该屏蔽层未覆盖的一第二环状凹陷区域与该屏蔽层覆盖的一第二内框结构区域，该第一内框结构区域完全包围该第二环状凹陷区域，该第二环状凹陷区域包围该第二内框结构区域，该第二内框结构区域包围该中心凹陷区域。

进一步的，为了保护该金属层，并且降低物理应力与热应力的影响，该晶圆制造方法更包含：在该金属层上涂布树酯层。

进一步的，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，上述的各步骤是针对该晶圆层的该多个芯片区域同时施作。

进一步的，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，该晶圆制造方法更包含：进行该多个芯片区域的切割。

进一步的，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，该晶圆制造方法更包含：在该涂布树酯层的步骤之后，进行该多个芯片区域的切割。

进一步的，为了让基板结构所承载的半导体组件的设计简化，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度相同。

进一步的，为了让基板结构所承载的半导体组件的设计更加简化，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度相同。

进一步的，为了让基板结构适应所承载的半导体组件的不同设计，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度不同。

进一步的，为了让基板结构适应所承载的半导体组件的具有更大的设计弹性，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度均不相同。

进一步的，为了配合大多数矩形芯片的形状，其中该中心凹陷区域是矩形。

进一步的，为了配合大多数方形芯片的形状，其中该中心凹陷区域是方形。

进一步的，为了让基板区域的电阻值降低，其中该晶圆层包含与该第二表面相对应的一第一表面，在进行该蚀刻步骤之后，在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该中心凹陷区域的该第一表面至该第二表面的距离的两倍。

进一步的，为了让基板区域的电阻值降低，其中在该蚀刻步骤进行一部份后，再将该屏蔽层覆盖到该第一内框结构区域，使得该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一内框结构区域的该第一表面至该第二表面的距离。

进一步的，为了让基板区域的电阻值降低，其中在该蚀刻步骤进行一部份后，再将该屏蔽层覆盖到该第二内框结构区域，使得在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第二内框结构区域的该第一表面至该第二表面的距离。

进一步的，为了尽可能地利用晶圆的面积来制作不同芯片，其中该多个芯片区域包含一第二芯片区域，该第一芯片区域与该第二芯片区域的形状不同。

进一步的，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，其中该多个芯片区域当中的每一个芯片区域和该第一芯片区域的形状都相同。

进一步的，为了节省金属层的厚度以便节省成本，其中该金属层具有相对应的一第三表面与一第四表面，该第三表面完全贴合于该第二表面，其中该第四表面具有向该第三表面凹陷的一金属层凹陷区域，该金属层凹陷区域在该第二表面的投影区域位于该中心凹陷区域当中。

进一步的，为了设计与制作的方便，其中该金属层凹陷区域与该中心凹陷区域的形状相应，该金属层凹陷区域的面积小于该中心凹陷区域的面积。

总上所述，本申请提供了具有强度较大的基板结构的芯片，其具有晶圆层的边框结构，也可以具有晶圆层的内框结构，以便减低芯片在进行热处理、加工与焊贴等工序时，因为应力或热应力而导致失效的机率。在此同时，还要降低上述基板结构的电阻值，以便减少消耗功率，降低热耗损，增进芯片的使用寿命。

附图说明

图1为现有半导体基板的结构的一剖面示意图。

图2为现有半导体基板的结构的另一剖面示意图。

图3为根据本申请一实施例的半导体基板的结构的一剖面示意图。

图4为根据本申请一实施例的半导体基板的结构的一剖面示意图。

图5A与5B为根据本申请一实施例的半导体基板的结构的剖面示意图。

图6为根据本申请一实施例的半导体基板的结构的剖面的一示意图。

图7为根据本申请一实施例的半导体基板的结构的剖面的一示意图。

图8A为根据本申请一实施例的半导体基板的结构的一剖面示意图。

图8B为根据本申请一实施例的半导体基板的结构的一剖面示意图。

图9为根据本申请一实施例的半导体基板的结构的一剖面示意图。

图10A与10B为根据本申请一实施例的半导体基板的结构的剖面示意图。

图11A为根据本申请一实施例的半导体基板的结构的剖面的一示意图。

图11B为根据本申请一实施例的半导体基板的结构的剖面的一示意图。

图12为根据本申请一实施例的半导体基板的结构的剖面的一示意图。

图13为根据本申请一实施例的晶圆的一示意图。

图14为根据本申请另一实施例的晶圆的一示意图。

图15为根据本申请一实施例的晶圆制作方法的一流程示意图。

图16A~16J为根据本申请实施例的晶圆制作过程的各阶段的剖面示意图。

具体实施方式

本发明将详细描述一些实施例如下。然而，除了所揭露的实施例外，本发明的范围并不受该些实施例的限定，是以其后的申请专利范围为准。而为了提供更清楚的描述及使该项技艺的普通人员能理解本发明的发明内容，图示内各部分并没有依照其相对的尺寸进行绘图，某些尺寸或其他相关尺度的比例可能被凸显出来而显得夸张，且不相关的细节部分并没有完全绘出，以求图示的简洁。

请参考图1所示，其为现有半导体基板的结构100的一剖面示意图。在该结构100当中，依序包含一金属层110、一晶圆层120与一半导体组件层130。晶圆层120夹在该金属层110与半导体组件层130之间。在图1当中，该半导体组件层130可以包含垂直型设计的半导体元器件，例如包含至少一个金氧半导体场效晶体管器件(MOSFET, metal-oxide-semi-conductor field-effect transistor)。

在该半导体元器件的设计当中，有部分的电流如虚线箭头所示，从该半导体元器件的一部分，经由该晶圆层120流向金属层110，再从金属层110经由该晶圆层120流回该半导体元器件的另一部分。举例来说，电流路径可以是从金氧半导体场效晶体管的汲极到源极。上述电流路径的总电阻值包含了经过两次的该晶圆层120的电阻值，以及该金属层110的电阻值。在低于30伏特的垂直型场效晶体管当中，该晶圆层120的电阻值占了总电阻值的百分之三十到五十之间。

请参考图2所示，其为现有半导体基板的结构200的另一剖面示意图。结构200的半导体组件层至少包含两个垂直型设计的半导体元器件，例如第一N型金氧半导体场效晶体管231与第二N型金氧半导体场效晶体管232。这两个N型金氧半导体场效晶体管231与232可以具有共同的源极。这两个元器件之间可以建立起一条电流路径，例如从第一N型金氧半导体场效晶体管231流至第二N型金氧半导体场效晶体管232。上述电流路径的总电阻值包含了经过两次的该晶圆层120的电阻值，以及该金属层110的电阻值。在低于30伏特的垂直型场效晶体管当中，该晶圆层120的电阻值占了总电阻值的30%~50%之间。

如果能够减少该晶圆层120的电阻值，就可以减少图1与图2的电流路径的总电阻值。此种改进能减少消耗功率，降低热耗损，增进芯片的使用寿命。想要减低该晶圆层120的电阻值，可以减少该晶圆层120的厚度。但如前所述，如何在减少该晶圆层120的厚度之后，还能维持相当的结构强度，以便抗拒应力与/或热应力造成的损害。本申请提出的解决方案之一，是至少在芯片的边缘处具有较厚的晶圆层，但是降低在芯片中间有半导体元器件之处的晶圆厚度。如此一来，可以在降低该晶圆层120的电阻值的同时，可以维持相当的结构强度。

请参考图3所示，其为根据本申请一实施例的半导体基板的结构300的一剖面示意图。该结构300依序包含一半导体组件层130、一晶圆层320与一金属层310。该晶圆层320夹在该金属层310与半导体组件层130之间。

该半导体组件层130已经于图1与图2的说明中提到过，可以包含一或多个半导体组件。这些半导体组件可以包含垂直型的晶体管，特别是金氧半导体场效晶体管。在一实施例当中，该半导体组件层130的厚度可以是介于2-4um之间。但本领域普通技术人员可以理解到，该半导体组件层130可以包含一或多个半导体组件，本申请并不限定该半导体组件层130的厚度、层数与其他的参数。只要该半导体组件层130所包含的半导体元器件需要藉由该晶圆层320与该金属层310传递电流，都可以适用于本申请。

该晶圆层320包含彼此相对的一第一表面321与一第二表面322，该第一表面321与上述的半导体组件层130相接。该第二表面322与该金属层310相接或相贴。从图3可以看到，该第一表面321与第二表面322的最大距离，出现在该结构300的边缘处。在一实施例中，该第一表面321与第二表面322的最小距离，出现在该结构300的中心处。在另一实施例中，该第一表面321与第二表面322的最小距离，出现在该半导体组件层130的器件投影在该第一表面321的地方。

在一实施例当中，当该结构300属于一薄型化芯片时，该第一表面321与第二表面322的最大距离，或者说是该晶圆层320的厚度，可以小于75um。在另外的一个实施例当中，该第一表面321与第二表面322的最大距离，或者说是该晶圆层320的厚度，可以是介于100~150um之间。在额外的一些实施例当中，该第一表面321与第二表面322的最大距离，或者说是该晶圆层320的厚度，可以是介于75~125um之间。但本领域普通技术人员可以理解到，本申请并未限定该晶圆层320的厚度。

和传统的晶圆层120相比，该晶圆层320的该第一表面321与第二表面322的最小距离可以是最大距离的一半。换言之，该晶圆层320的电阻值约略是该晶圆层120的一半。在另外的实施例当中，该第一表面321与第二表面322的最小距离与最大距离的比值，可以是其他小于100%的比例。

如此，在芯片的边缘处具有较厚的晶圆层320，但是降低在芯片中间有半导体元器件之处的晶圆厚度。此外，可以在降低该晶圆层320中间的电阻值的同时，可以维持芯片结构强度，降低工艺过程中的器件失效。

在一实施例当中，该芯片边缘较厚的晶圆层320，其左右的宽度可以介于50~200um之间。本领域普通技术人员可以理解到，可以根据该芯片所实作的半导体元器件不同，以及其所要应用的环境与规格不同，调整上述的宽度。

该金属层310可以包含彼此相对的一第三表面313与一第四表面314，该第三表面313与该晶圆层320的第二表面322彼此相接或相贴。因此，该第二表面322与该第三表面313的形状彼此相应。

该金属层310可以包含一或多层金属层，该金属层310可以包含单一金属、合金或金属化合物。举例来说，该金属层310可以包含钛镍银镍合金(TiNiAgNi)、镍铝合金(AlNi)、铝铜钴合金(AlCuNi)、钛铜镍合金(TiCuNi)、钛合金、钒镍合金、银合金、镍合金、铜合金、纯钴，也可以包含铝、钛、镍、银、镍、铜各种金属的合金。本领域普通技术人员可以理解到，可以根据该芯片所实作的制作工艺不同，成本不同，以及其所要应用的环境与规格不同，调整上述金属层310的成分与厚薄。在一实施例中，该第三表面313与第四表面314的厚度，介于25-50um之间。在另一实施例当中，两者介于6-30um之间。如图3所示，该第三表面313与第四表面314的最大距离，出现在芯片的中间处，也就是半导体组件层130的元器件投影在该第一表面321的相应之处。如此，在芯片中间的金属层310增厚，可以降低金属层310的电阻值，进一步减少半导体元器件的电流路径的总电阻值。以便减少消耗功率，降低热耗损，增进芯片的使用寿命。

请参考图4所示，其为根据本申请一实施例的半导体基板的结构400的一剖面示意图。图4所示的结构400所包含的各组件，如果符号与图3所示的结构300所包含的组件相同者，则可以适用图3所示实施例的叙述。

和图3所示的结构300相比，图4的结构400更加包含了一环氧树酯(epoxy resin)层或树酯层440。环氧树酯又称作人工树酯、人造树酯、树酯胶，其得名于其结构上的环氧基。半导体制造领域普通技术人员可以理解到，本申请并不限定是哪一种环氧树酯。该树酯层440可以用于保护该结构400的金属层310，并且降低物理应力与热应力的影响，进而保护器件。

该树酯层440包含彼此相对的一第五表面445与一第六表面446，该第五表面445与该金属层310的第四表面314彼此相接或相贴。因此，该第五表面445与该第四表面314的形状彼此相应。在一实施例当中，该树酯层440的该第五表面445与该第六表面446的距离可以介于50~200um之间。

在图3与图4的实施例当中，在芯片中间的金属层310比较厚。由于金属层310的金属价格比树酯层440的树酯还要贵，制作较厚金属层310的步骤也比制作树酯层440的步骤更贵。如果在设计规格允许的情况下，可以制作较薄的金属层310，以便减少成本。

请参考图5A所示，其为根据本申请一实施例的半导体基板的结构500的剖面示意图。和图4所示的结构400相比，该结构500依序包含了半导体组件层130、晶圆层320、金属层510、和树酯层540。图5A所示的结构500所包含的各组件，如果符号与图4所示的结构400所包含的组件相同者，则可以适用图4所示实施例的叙述。

和图4所示的结构400相比，结构500所包含的该金属层510的第四表面514并不是像该结构400所包含的该金属层310的第四表面314一样是平面。第四表面514的剖面相应于该金属层的第三表面513的剖面。该金属层510的第四表面514与该晶圆层320的第一表面321的最短距离，要小于该金属层310的第四表面314与该晶圆层320的第一表面321的最短距离。由于该结构500的金属层510的大部分比该结构400的金属层310的大部分较薄，因此可以节省金属本身的成本，也可以节省制作该金属层510的步骤的成本。

请参考图5B所示，其为根据本申请一实施例的半导体基板的结构500的剖面示意图。图5B所示的实施例是图5A所示实施例的一种变形。和图5A的金属层510相比，图5B所示实施例的金属层510比较厚。图5B所示实施例的其余特征均与图5A所示实施例相同。

请参考图6所示，为根据本申请一实施例的半导体基板的结构的剖面600的一示意图。该结构的剖面600可以是图3所示结构300的AA线剖面，也可以是图4所示结构400的AA线剖面，还可以是图5B所示结构500的BB线剖面。为了方便说明起见，图6所示的实施例是图3所示的结构300，因此使用了金属层310与晶圆层320的符号。但本领域普通技术人员可以理解到，剖面600可以适用于结构400或500，金属层310可以代换为金属层510。

图6所示剖面600的外围是晶圆层320。该结构300所形成的芯片可以是矩形，也可以是正方形。在该晶圆层320的中间是该金属层310。该金属层310的上下轴长度611与左右轴长度612可以是相同，也可以不同。当两者相同时，该金属层310的剖面是正方形。

该金属层310剖面与该晶圆层320外缘之间，是该晶圆层320用于包围该金属层310的四个边框。该四个边框的厚度可以相同，也可以不同。举例来说，相对于上下外缘的厚度621与623可以相同，相对于左右外缘的厚度622与624可以相同。但厚度621与622可以不同。

本领域普通技术人员可以透过图6理解到，本申请并不限定该晶圆层320外缘的形状。换言之，本申请不限定该芯片的形状。本申请也不限定该金属层310的形状。除此之外，当该晶圆层320与该金属层310都是矩形时，本申请也不限定该晶圆层320用于包围该金属层310的四个边框的厚度。在一实施例当中，这四个边框的厚度621~624可以相同，以简化设计与制作的问题。在另一实施例当中，这四个边框当中两组边框的厚度可以相同，以简化设计与制作的问题。在更一实施例当中，这四个边框的厚度621~624可以完全不同，以便适应芯片设计的需要。

请参考图7所示，其为根据本申请一实施例的半导体基板的结构的剖面700的一示意图。该结构的剖面700可以是图5A所示结构500的BB线剖面。

该树酯层540与该金属层510外缘之间，是该金属层510用于包围该树酯层540的四个金属边框。该四个金属边框的厚度可以相同，也可以不同。举例来说，相对于上下外缘的厚度711与713可以相同，相对于左右外缘的厚度712与714可以相同。但厚度711与712可以不同。

本领域普通技术人员可以透过图7理解到，本申请并不限定该树酯层540外缘的形状，其可以是正方形、矩形、椭圆形、圆形。当该金属层510与该树酯层540都是矩形时，本申请也不限定该该金属层510用于包围该树酯层540的四个边框的厚度。在一实施例当中，这四个边框的厚度711~714可以相同，以简化设计与制作的问题。在另一实施例当中，这四个边框当中两组边框的厚度可以相同，以简化设计与制作的问题。在更一实施例当中，这四个边框的厚度711~714可以完全不同，以便适应芯片设计的需要。

由于芯片的不同区域可以承载不同的半导体元器件，而不同的半导体元器件所需要的基板结构电阻值可以是不同的。因此，可以如图7所示的实施例，在部分区域让金属层510的厚度较厚，在其他区域利用较厚的树酯层540替换部分的金属层510的金属，以便适应不同的半导体元器件所需要的基板结构电阻值。在制作方面，虽然树酯层540的深度、形状与位置有所变化，但由于制作树酯层540的工序都是一样，所以成本只和金属用量的多少有关而已。

请参考图8A所示，其为根据本申请一实施例的半导体基板的结构800的一剖面示意图。该结构800依序包含半导体组件层130、晶圆层820与金属层810。和图3所示的结构300相比，除了晶圆层820外缘的边框之外，在晶圆层820的中央，也有加强用的内框结构。在图8A当中，可以看到两个内框结构821与822。

本领域普通技术人员可以理解到，内框结构可以增进晶圆层820的结构强度。但需要注意的是，安排在内框结构上方的半导体元器件，其所适用基板结构的电阻值就会比其他区域的电阻值来得高。因此，可以尽量不要安排需要较低基板结构电阻值的半导体元器件在这些内框结构的上方。

虽然在图8A所示的实施例当中，只示出两个内框结构821与822，且该内框结构821与822相对于边框的距离是相同的。但本申请并不限定内框结构的数量、位置、形状等配置的参数。

请参考图8B所示，其为根据本申请一实施例的半导体基板的结构800的一剖面示意图。在图8B所示的实施例当中，示出四个内框结构。本领域普通技术人员可以从图8A与图8B理解到，本申请并不限定内框结构的数量、位置、形状等配置的参数。

在一实施例当中，如图8A所示，在内框结构821与822之处，晶圆层820的厚度与在边框结构的厚度是相同的。在另一实施例当中，内框结构821与822的厚度与边框结构的厚度可以是不同的。举例来说，在内框结构821与822的晶圆层厚度，可以较在边框结构的晶圆层厚度来得小。由于在芯片中间所承受的应力与/或热应力可以比在边缘来得小，因此可以使用较薄的内框结构作为补强。一方面降低基板结构的电阻值，另一方面还能补强基板结构。

请参考图9所示，其为根据本申请一实施例的半导体基板的结构900的一剖面示意图。图9所示的结构900是在图8所示的结构800之下加入树酯层440。和图4所示的结构400一样，该树酯层440可以用于保护该结构900的金属层810，并且降低物理应力与热应力的影响，进而保护器件。

在图8A与图9的实施例当中，在芯片中间的金属层810比较厚。由于金属层810的金属价格比树酯层440的树酯还要贵，制作较厚金属层810的步骤也比制作树酯层440的步骤更贵。如果在设计规格允许的情况下，可以制作较薄的金属层810，以便减少成本。

请参考图10A所示，其为根据本申请一实施例的半导体基板的结构1000的剖面示意图。和图9所示的实施例不同之处，在于该结构1000包含了金属层1010与树酯层1040。为了减薄在边框结构与内框结构之间的金属层810，可以在上述区域中使用较厚的树酯层1040来替换掉金属层1010的金属。

和图9所示的结构900相比，该金属层1010的第四表面1014与该晶圆层820的第一表面821的最短距离，要小于该金属层810的第四表面与该晶圆层820的第一表面的最短距离。由于该结构1000的金属层1010的大部分比该结构900的金属层810的大部分较薄，因此可以节省金属本身的成本，也可以节省制作该金属层810的步骤的成本。

请参考图10B所示，其为根据本申请一实施例的半导体基板的结构1000的剖面示意图。图10B所示的实施例是图10A所示实施例的一种变形。和图10A的金属层1010相比，图10B所示实施例的金属层1010比较厚。图10B所示实施例的其余特征均与图10A所示实施例相同。

请参考图11A所示，其为根据本申请一实施例的半导体基板的结构的剖面1100的一示意图。该结构的剖面1100可以是图8A所示结构800的CC线剖面，也可以是图9所示结构900的CC线剖面，还可以是图10B所示结构1000的DD线剖面。为了方便说明起见，图11A所示的实施例是图8A所示的结构800，因此使用了金属层810与晶圆层820的符号。但本领域普通技术人员可以理解到，剖面1100可以适用于结构900或1000，金属层810可以代换为金属层1010。

先前提到过，本申请并不限定内框结构的形状。举例来说，内框结构可以是X字型，还可以是V字型，也可以是井字型，也就是两组互相垂直的并行线结构。在图11A所示的实施例当中，晶圆层820的外缘形状是正方形，用白色来表示。晶圆层820的四个边框的820A宽度相等。在金属层810A的内部，还有晶圆层的内框结构820B。该内框结构820B的内部尚有金属层810B。

图11A所示晶圆层820的边框结构820A与内框结构820B是同心的相应形状。由于芯片的设计当中，在中心的区域由于具有和四边等距离的几何特性，因此通常是最适合放置逻辑电路。而在周边的区域，则通常会放置和存取相关的模拟电路。在这种的电路设计当中，由于逻辑电路一旦故障，整个芯片可能就得报废。而模拟电路的线路通常较粗，可能承受相同程度的损伤还不至于故障。所以可以利用内框结构820B来加强逻辑电路中心区域的结构强度，以增加芯片的强固程度。

再者，虽然在图11A所示的实施例当中，只有一个内框结构820B。但本领域技术人员可以理解到，可以利用多重的内框结构，例如回字型的内框结构来加强结构强度。所谓的回字型，就是内框内还有内框的结构。

在一实施例当中，多重的内框结构可以是同心的，以便简化设计。在另一实施例当中，多重的内框结构的框的宽度是相同的。在更一实施例当中，大内框结构与小内框结构的形状可以是相应的。举例来说，大内框结构与小内框结构的形状可以是相同的，但大小不同。框的宽度可以与内框结构的大小成比例。在一实施例当中，可以具有两个以上的多重内框结构。

请参考图11B所示，其为根据本申请一实施例的半导体基板的结构的剖面1100的一示意图。图11B所示的实施例，为回字型的内框结构，就是内框内还有内框的多重内框结构。

本申请所欲保护的技术特征在于，晶圆层的边框结构的内部至少具有一个或多重内框结构，用于加强该一个或多重内框结构内部的结构，本申请并不限定内框结构的个数。

请参考图12所示，其为根据本申请一实施例的半导体基板的结构的剖面1200的一示意图。该结构的剖面1200可以是图10A所示结构1000的DD线剖面。

本领域普通技术人员可以透过图12理解到，本申请并不限定该树酯层1040A与1040B外缘的形状，其可以是正方形、矩形、椭圆形、圆形。当该金属层1010A与该树酯层1040A都是矩形时，本申请也不限定该该金属层1010A用于包围该树酯层1040A的四个边框的厚度。当该金属层1010B与该树酯层1040B都是矩形时，本申请也不限定该该金属层1010B用于包围该树酯层1040B的四个边框的厚度。在一实施例当中，这四个边框的厚度可以相同，以简化设计与制作的问题。在另一实施例当中，这四个边框当中两组边框的厚度可以相同，以简化设计与制作的问题。在更一实施例当中，这四个边框的厚度可以完全不同，以便适应芯片设计的需要。

由于芯片的不同区域可以承载不同的半导体元器件，而不同的半导体元器件所需要的基板结构电阻值可以是不同的。因此，可以如图12所示的实施例，在部分区域让金属层1010的厚度较厚，在其他区域利用较厚的树酯层1040替换部分的金属层1010的金属，以便适应不同的半导体元器件所需要的基板结构电阻值。在制作方面，虽然树酯层1040的深度、形状与位置有所变化，但由于制作树酯层1040的工序都是一样，所以成本只和金属用量的多少有关而已。

请参考图13所示，其为根据本申请一实施例的晶圆1300的一示意图。该晶圆1300可以是业界经常使用的四吋、六吋、八吋、十二吋、十四吋或十六吋晶圆。一个晶圆1300可以在半导体的制程与封装之后，再进行芯片的切割，这种制作过程通常被称为晶圆级芯片封装(WLCSP, wafer level chip scale package)。如图13所示，该晶圆1300可以预先设计成要在虚线处进行切割，以便在封装之后形成多个芯片。

在图13当中，该晶圆1300可以包含三个尺寸相同的芯片1310~1330。在一实施例中，这三个芯片1310~1330可以是同一种设计的芯片。换言之，这三个芯片1310~1330可以包含上述基板结构300~1200当中的其中一种。或者说整个晶圆1300所包含的所有芯片都包含同一种基板结构。

在另一实施例当中，这三个芯片1310~1330可以是不同种设计的芯片。也就是说，这三个芯片1310~1330可以包含上述基板结构300~1200当中的其中两种或三种。换言之，整个晶圆1300的多个芯片包含两种以上的基板结构。举例来说，芯片1310可以包含基板结构500，芯片1320可以包含基板结构900，芯片1330可以包含基板结构400。在另一范例中，芯片1310可以包含基板结构300，芯片1320可以包含基板结构800。

图13所示的芯片也可以包含图6、7、11、12分别所示的四种剖面600、700、1100与1200。换言之，本申请并不限定同一个晶圆上的任两颗芯片使用相同的剖面。

请参考图14所示，其为根据本申请一实施例的晶圆1400的一示意图。除了下列的不同之处以外，先前有关于晶圆1300的叙述都可能可以套用在晶圆1400的实施例上。

晶圆1400包含了三种不同形状或尺寸的芯片，分别是芯片1310、1420与1430。在一实施例中，这三个芯片1310~1430可以是同一种设计的芯片。换言之，这三个芯片1310~1430可以包含上述基板结构300~1200当中的其中一种。或者说整个晶圆1300所包含的所有芯片都包含同一种基板结构。

在另一实施例当中，这三个芯片1310~1430可以是不同种设计的芯片。也就是说，这三个芯片1310~1330可以包含上述基板结构300~1200当中的其中两种或三种。换言之，整个晶圆1400的多个芯片包含两种以上的基板结构。举例来说，芯片1310可以包含基板结构500，芯片1420可以包含基板结构900，芯片1430可以包含基板结构400。在另一范例中，芯片1310可以包含基板结构300，芯片1420可以包含基板结构800。

图14所示的芯片也可以包含图6、7、11、12分别所示的四种剖面600、700、1100与1200。换言之，本申请并不限定同一个晶圆上的任两颗芯片使用相同的剖面。

从图13与14所示的晶圆1300与1400当中可以得知，本申请并不限定同一晶圆上的芯片是否都具有同一尺寸与形状，也不限定这些芯片采用同一种剖面设计，更不限定使用同一种基板结构。在执行晶圆级芯片封装时，可以根据同一片晶圆上所欲切割的芯片的设计，来对该片晶圆执行特定的制程。

请参考图15所示，其为根据本申请一实施例的晶圆制作方法1500的一流程示意图。图15所示的晶圆制作方法1500可以是晶圆级芯片封装方法的一部分。该晶圆级芯片封装方法可以是先在一整片晶圆上进行制作、封装与测试，然后经切割后，再将芯片放置到个别印刷电路板的过程。本申请所欲保护的部分之一是在封装测试之前，针对于基板结构的制作方法。当然本申请也想要保护一整套的晶圆级芯片封装方法。图15的晶圆制作方法1500所作出的芯片，可以包含图3~14所述的各种基板结构与剖面。

请再参考图16A~16J，其为根据本申请实施例的晶圆制作过程的各阶段的剖面示意图。图16A~16J的各图是针对晶圆当中的某一个芯片来绘制。在说明图15的各步骤时，可以参考图16A~16J的各图。本领域普通技术人员可以理解到虽然图16A~16J是针对一个芯片的剖面进行绘制，但可以根据晶圆的设计，普遍地适用于整个晶圆。另外，在图16A~16J当中，主要是针对基板结构1000来绘制。但本领域普通技术人员可以理解到，该晶圆制作方法1500可以用于制作本申请所欲保护的其他基板结构，而不只限于基板结构1000。

步骤1510：提供晶圆。该晶圆可以是图13或14所示的晶圆1300或1400。在图16A当中，可以看到晶圆层820的剖面。图16A的晶圆层820的上表面，是图10A实施例所说的第二表面822。

步骤1520：根据所欲切割芯片的大小与图样，涂布屏蔽层。在图16B当中，可以看到屏蔽层1610的图样，形成在晶圆层820的上表面。而每一个芯片预定区域的屏蔽层1610的图样，至少要在该芯片的周围形成边框区域。当所欲实施的基板结构如同图8A~10B所示的基板结构800~1000，或是具有内框结构时，则屏蔽层1610的图样可以涵盖这些内框结构的区域。在一实施例当中，上述的屏蔽层可以是光阻层(photoresist layer)，也可以是其他如氮化硅之类的屏蔽层。

步骤1530：对晶圆进行蚀刻。蚀刻的方式可以包含湿式蚀刻、干式蚀刻、电浆蚀刻、反应离子蚀刻(RIE, reactive ion etching)等。如图16C所示，蚀刻的深度可以约为该晶圆层820厚度的一半，但本申请并不限定蚀刻步骤的厚度。在步骤1530之后，形成芯片边缘的边框结构与/或芯片内部的方框结构。

利用两个步骤1520与1530，可以形成该晶圆上所有芯片的晶圆层的全部边框结构与内框结构。但本领域普通技术人员可以理解到，晶圆制作方法1500的各个步骤不仅可以对一整个晶圆进行，也可以针对单一个芯片进行。

在一实施例当中，如果要让内框结构的晶圆层厚度小于边框结构的晶圆层厚度，可以反复执行步骤1520与1530。在第一次执行步骤1520时，屏蔽层的图样仅包含边框区域。第一次执行蚀刻步骤1530时，蚀刻的深度到达内框结构的厚度。接着，第二次执行步骤1530，屏蔽层的图样包含了内框区域。接着，第二次的蚀刻步骤1530可以将晶圆层蚀刻到一半的高度。如此一来，就有厚薄不一的边框结构与方框结构。

步骤1540：去除晶圆上的屏蔽层。如图16D所示，屏蔽层1610已经被去除。本领域普通技术人员可以理解到，去除屏蔽层是公知的技术，不在此详述。

步骤1550：在晶圆上制造一或多层金属层。本步骤可以在蚀刻后的第二表面822上制造该金属层。步骤1550可以使用多种工法的其中之一来进行。这些工法包含溅射(sputter)、蒸镀或化学气相沉积(CVD, chemical vapor deposition)、电镀(plating)或是涂布法。

金属层可以包含一或多层金属层，该金属层可以包含单一金属、合金或金属化合物。举例来说，该金属层可以包含钛镍银镍合金(TiNiAgNi)、镍铝合金(AlNi)、铝铜钴合金(AlCuNi)、钛铜镍合金(TiCuNi)、钛合金、钒镍合金、银合金、镍合金、铜合金、纯钴，也可以包含铝、钛、镍、银、镍、铜各种金属的合金。

如图16E所示的一实施例当中，步骤1550所作出的金属层的上表面，也就是第四表面，是一个平面。该第四表面和晶圆层的下表面，亦即第一表面，应当是平行的。

如图16F所示的一实施例当中，基板结构的金属层1010可以更包含两个金属子层1011与1012。这两个金属子层1011与1012的材质可以相同，也可以不同。金属子层1011的形状与第二表面8222相应。金属子层1012的形状与金属子层1011相应。制作金属子层1011的工法可以和制作金属子层1012的工法相同，也可以不同。图16F所示的实施例的一种变化当中，也可以只包含一层金属层1010，其形状与第二表面822相应。

如图16G所示的一实施例当中，基板结构可以包含两个金属子层1011与1012。金属子层1011的形状与第二表面822相应。金属子层1012的下表面与金属子层1011的上表面相应，但金属子层1012的上表面，也就是第四表面，是一个平面。该第四表面和晶圆层的下表面，亦即第一表面，应当是平行的。

虽然在图16F与16G的实施例只示出两个金属子层1011与1012，但本领域普通技术人员可以理解到步骤1550可以制作出包含更多金属子层的金属层。

在步骤1550之后，可以获得图3、图8A或图8B所示的基板结构300或800。

在步骤1550之后，流程可以前往可选的步骤1570。在一实施例当中，还可以前往步骤1580。

可选的步骤1570：涂布树酯层。为了形成如图4、5A、5B、9、10A与10B所示的基板结构400、500、900与1000，可以在步骤1550之后执行本步骤1570。

图16H~J所示的实施例，分别是在图16E~G所示实施例的金属层上涂布树酯层之后的结果。

步骤1580：后续的封装。步骤1580可以包含多个子步骤，例如将晶圆贴上胶膜(通常是蓝色PVC胶膜)进行保护。接着，打印芯片卷标，用于标示芯片的制造商、芯片型号、制造批号、制造厂、制造日期等。然后，进行芯片的切割，以及后续的上托盘(tray)或卷带(tapeand reel)的包装步骤等。

如果前述的步骤1520~1570是施作在芯片上时，则步骤1580可以包含打印芯片卷标以及上托盘(tray)或卷带(tape and reel)的包装步骤，省略了切割晶圆已得到芯片的步骤。

本申请所提供的晶圆制作方法1500，可以对晶圆的所有芯片同时进行施工，以便让晶圆的所有芯片都能够具有前述的基板结构之一。而无须针对每一片芯片个别进行施工，可以节省施作时间，减少成本。

根据本申请的一实施例，提供具有边框结构的基板结构、半导体晶圆、以及晶圆制作方法。

根据本申请的一实施例，提供一种承载半导体组件的基板结构，其特征在于，包含：一晶圆层，具有相对应的一第一表面与一第二表面，其中该第二表面具有向该第一表面凹陷的一中心凹陷区域，该中心凹陷区域位于该第二表面当中，使得该晶圆层的一边框结构区域环绕在该第二表面周围；以及一金属层，具有相对应的一第三表面与一第四表面，该第三表面完全贴合于该第二表面。

在一实施例中，为了弥补较薄晶圆层的结构强度，其中该第二表面更包含具有向该第一表面凹陷的一第一环状凹陷区域，该第一环状凹陷区域与该中心凹陷区域位于该第二表面当中，使得该晶圆层在该第一环状凹陷区域与该中心凹陷区域之间形成环状的一第一内框结构区域。

在一特定实施例中，为了更弥补较薄晶圆层的结构强度，其中该第二表面更具有向该第一表面凹陷的第二环状凹陷区域，该第二环状凹陷区域位于该第二表面当中，使得该晶圆层在该第二环状凹陷区域与该中心凹陷区域之间形成环状的一第二内框结构区域，该第一环状凹陷区域完全包含环状的该第一内框结构区域，该第一内框结构区域完全包围该第二环状凹陷区域，该第二环状凹陷区域完全包围该第二内框结构区域。

在一实施例中，为了保护该金属层，并且降低物理应力与热应力的影响，该基板结构更包含：一树酯层，具有相对应的一第五表面与一第六表面，其中该第五表面的形状相应于该第四表面。

在一实施例中，为了让基板结构所承载的半导体组件的设计简化，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度相同。

在一特定实施例中，为了让基板结构所承载的半导体组件的设计更加简化，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度相同。

在一实施例中，为了让基板结构适应所承载的半导体组件的不同设计，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度不同。

在一特定实施例中，为了让基板结构适应所承载的半导体组件的具有更大的设计弹性，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度均不相同。

在一实施例中，为了配合大多数矩形芯片的形状，其中该中心凹陷区域是矩形。

在一实施例中，为了配合大多数方形芯片的形状，其中该中心凹陷区域是方形。

在一实施例中，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该凹陷区域的该第一表面至该第二表面的距离的两倍。

在一实施例中，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一环状凹陷区域或该中心凹陷区域的该第一表面至该第二表面的距离的两倍。

在一实施例中，为了让基板区域的电阻值降低，其中在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一内框结构区域的该第一表面至该第二表面的距离。

在一实施例中，为了节省金属层的厚度以便节省成本，其中该第四表面具有向该第三表面凹陷的一金属层凹陷区域，该金属层凹陷区域在该第二表面的投影区域位于该中心凹陷区域当中。

在一实施例中，为了设计与制作的方便，其中该金属层凹陷区域与该凹陷区域的形状相应，该金属层凹陷区域的面积小于该中心凹陷区域的面积。

根据本申请的一实施例，提供一种半导体晶圆，其特征在于，其中该半导体晶圆当中预定切割出一第一芯片区域，该第一芯片区域包含如所述的半导体组件的基板结构。

在一实施例中，为了尽可能地利用晶圆的面积来制作不同芯片，其中该半导体晶圆当中预定切割出一第二芯片区域，包含如该第一芯片区域相同的该基板结构，该第一芯片区域与该第二芯片区域的形状不同。

在一实施例中，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，其中该半导体晶圆当中预定切割出多个芯片区域，该多个芯片区域当中的每一个都包含如该第一芯片区域相同的该基板结构，该多个芯片区域当中的每一个芯片区域和该第一芯片区域的形状都相同。

根据本申请的一实施例，提供一种晶圆制造方法，其特征在于，包含：据所欲切割的多个芯片区域的大小与图样，在一晶圆层的一第二表面上涂布屏蔽层，在该多个芯片区域其中的一第一芯片区域，包含该屏蔽层未覆盖的一中心凹陷区域与该屏蔽层覆盖的一边框结构区域，该中心凹陷区域位于该边框结构区域当中，该边框结构区域环绕在该第二表面周围；蚀刻该中心凹陷区域的该晶圆层；去除该屏蔽层；以及在该第二表面上制造金属层。

在一实施例中，为了弥补较薄晶圆层的结构强度，其中该第一芯片区域更包含该屏蔽层未覆盖的一第一环状凹陷区域与该屏蔽层覆盖的一第一内框结构区域，该第一环状凹陷区域包围该第一内框结构区域，该中心凹陷区域位于该第一内框结构区域当中，该第一环状凹陷区域位于该边框结构区域当中。

在一实施例中，为了更弥补较薄晶圆层的结构强度，其中该第一芯片区域更包含该屏蔽层未覆盖的一第二环状凹陷区域与该屏蔽层覆盖的一第二内框结构区域，该第一内框结构区域完全包围该第二环状凹陷区域，该第二环状凹陷区域包围该第二内框结构区域，该第二内框结构区域包围该中心凹陷区域。

在一实施例中，为了保护该金属层，并且降低物理应力与热应力的影响，该晶圆制造方法更包含：在该金属层上涂布树酯层。

在一实施例中，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，上述的各步骤是针对该晶圆层的该多个芯片区域同时施作。

在一实施例中，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，该晶圆制造方法更包含：进行该多个芯片区域的切割。

在一实施例中，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，该晶圆制造方法更包含：在该涂布树酯层的步骤之后，进行该多个芯片区域的切割。

在一实施例中，为了让基板结构所承载的半导体组件的设计简化，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度相同。

在一实施例中，为了让基板结构所承载的半导体组件的设计更加简化，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度相同。

在一实施例中，为了让基板结构适应所承载的半导体组件的不同设计，其中该边框结构区域依序包含第一边结构区域、第二边结构区域、第三边结构区域与第四边结构区域，该第一边结构区域与该第三边结构区域的宽度不同。

在一实施例中，为了让基板结构适应所承载的半导体组件的具有更大的设计弹性，其中该第一边结构区域、该第二边结构区域、该第三边结构区域与该第四边结构区域的宽度均不相同。

在一实施例中，为了配合大多数矩形芯片的形状，其中该中心凹陷区域是矩形。

在一实施例中，为了配合大多数方形芯片的形状，其中该中心凹陷区域是方形。

在一实施例中，为了让基板区域的电阻值降低，其中该晶圆层包含与该第二表面相对应的一第一表面，在进行该蚀刻步骤之后，在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该中心凹陷区域的该第一表面至该第二表面的距离的两倍。

在一实施例中，为了让基板区域的电阻值降低，其中在该蚀刻步骤进行一部份后，再将该屏蔽层覆盖到该第一内框结构区域，使得该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第一内框结构区域的该第一表面至该第二表面的距离。

在一实施例中，为了让基板区域的电阻值降低，其中在该蚀刻步骤进行一部份后，再将该屏蔽层覆盖到该第二内框结构区域，使得在该边框结构区域的该第一表面至该第二表面的距离，大于或等于在该第二内框结构区域的该第一表面至该第二表面的距离。

在一实施例中，为了尽可能地利用晶圆的面积来制作不同芯片，其中该多个芯片区域包含一第二芯片区域，该第一芯片区域与该第二芯片区域的形状不同。

在一实施例中，为了使用晶圆级芯片制造技术来加速具有上述基板结构的芯片制作，其中该多个芯片区域当中的每一个芯片区域和该第一芯片区域的形状都相同。

在一实施例中，为了节省金属层的厚度以便节省成本，其中该金属层具有相对应的一第三表面与一第四表面，该第三表面完全贴合于该第二表面，其中该第四表面具有向该第三表面凹陷的一金属层凹陷区域，该金属层凹陷区域在该第二表面的投影区域位于该中心凹陷区域当中。

在一实施例中，为了设计与制作的方便，其中该金属层凹陷区域与该中心凹陷区域的形状相应，该金属层凹陷区域的面积小于该中心凹陷区域的面积。

总上所述，本申请提供了具有强度较大的基板结构的芯片，其具有晶圆层的边框结构，也可以具有晶圆层的内框结构，以便减低芯片在进行热处理、加工与焊贴等工序时，因为应力或热应力而导致失效的机率。在此同时，还要降低上述基板结构的电阻值，以便减少消耗功率，降低热耗损，增进芯片的使用寿命。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。