一种集成电路用相移掩模制造方法

摘要

本发明公开了一种集成电路用相移掩模制造方法，依据客户设计的图形，将图形数据转换成掩模曝光设备能识别的格式，利用掩模曝光机曝光于附有感光材料的掩模基板，经显影刻蚀制程使其表面产生透光与不透光的逻辑图形的过程；依次包括以下步骤：第一次曝光、烘烤、第一次显影、第一次铬蚀刻、第一次去胶、相移层蚀刻、第一次涂胶、监控图形曝光、第二次显影、第二次铬蚀刻、第二次去胶、监测图形相位角、评估计算相移层加蚀刻时间、第二次涂胶、第二次曝光、第三次显影、第三次铬蚀刻、第三次去胶、清洗、图形检测、贴膜、颗粒检测、包装出货。本发明能够克服现有流程最终曝光去除主图形金属铬后相位角超规格要求造成报废。