一种GaN复合薄膜及在Si衬底上形成GaN复合薄膜的方法

摘要

本发明公开了一种在Si衬底上形成GaN复合薄膜的方法，包括：在Si衬底(10)上形成缓冲层(11)；在缓冲层(11)上形成几个原子厚度的Si

说明书

技术领域

本发明涉及半导体材料制造领域，更具体地，涉及一种GaN复合薄 膜及在Si衬底上形成GaN复合薄膜的方法。

背景技术

在半导体科学和技术的发展过程中，一般将硅(Si)、锗(Ge)称为 第一代半导体材料，将砷化镓(GaAs)、磷化铟(InP)及其固溶体称为第 二代半导体材料。随着Si和GaAs半导体材料技术的成熟、半导体晶体管 和集成电路的发明、半导体激光器的诞生，人类逐渐进入了信息时代。以 氮化镓GaN为代表的III族氮化物材料包括了GaN、AlN、InN以及它们 的三元和四元合金材料(AlGaN、InGaN和AlInGaN等)，称为第三代半 导体材料。它们的禁带宽度(0.8～6.2eV)覆盖了从红外到深紫外这一重 要波段，因此在发光二极管(LED)、激光器(LD)、探测器(PD)、太阳 能电池等方面有着广泛的应用。另一方面，由于GaN基材料的禁带宽度 大、击穿电压高、电子饱和速率高、热稳定性好、抗腐蚀性强等优点，使 其在微电子器件领域也有广泛的应用前景，适合于在高温、大功率及恶劣 环境下工作。

与蓝宝石和SiC衬底相比，Si衬底有价格便宜、制造工艺简单、便于 集成等优点。但是由于衬底与外延有很大的晶格失配及热失配，使得在Si 衬底上生长GaN很困难。

发明内容

有鉴于此，本发明提出了一种在Si衬底上形成GaN复合薄膜的方法， 该方法能够提供较大的初始压应力和较小的初始位错密度，从而增大压应 力转变为张应力的厚度，最终获得无裂纹、高质量的GaN复合外延薄膜 材料。

作为本发明的一个方面，本发明提供了一种在Si衬底上形成的GaN 复合薄膜，包括：

-在Si衬底10上形成的缓冲层11；

-在缓冲层11上形成的GaN外延层18。

其中，在所述缓冲层11和GaN外延层18之间还顺次形成有Si_xN_y非 晶层12、第一GaN层13、第一插入层14、第二GaN层15、第二插入层 16和第三插入层17；以及

所述Si_xN_y非晶层12的厚度为几个原子层的厚度，从而GaN能够在 没有被Si_xN_y非晶层12覆盖的缓冲层11的小岛上成核生长。

优选地，所述缓冲层11采用720℃到800℃之间沉积的AlN，优选为 720℃沉积的AlN。

优选地，所述第一插入层14和第二插入层16采用720℃沉积的AlN， 所述第三插入层17采用AlGaN。

优选地，所述的在Si衬底10上形成各层的方法包括HVPE、MOCVD、 PECVD、LPCVD。

作为本发明的另一个方面，本发明还提供一种在Si衬底上形成GaN 复合薄膜的方法，包括以下步骤：

在Si衬底10上形成缓冲层11；

在所述缓冲层11上形成GaN外延层18。

其中，在所述缓冲层11上形成GaN外延层18的步骤依次包括：

在所述缓冲层11上形成Si_xN_y非晶层12；

在没有被Si_xN_y非晶层12覆盖的缓冲层11的小岛上形成第一GaN层 13；

在所述第一GaN层13上形成第一插入层14；

在所述第一插入层14上形成第二GaN层15；

在所述第二GaN层15上形成第二插入层16；

在所述第二插入层16上形成第三插入层17；

在所述第三插入层17上形成GaN外延层18。

其中，在Si衬底10上形成缓冲层11的步骤之前，还包括在Si衬底 10上预先沉积几个原子层厚度的Al的步骤。

优选地，所述缓冲层11采用720℃沉积的AlN，所述插入层14和插 入层16采用720℃沉积的AlN，所述插入层17采用AlGaN。

优选地，所述的在Si衬底10上形成各层的方法包括HVPE、MOCVD、 PECVD、LPCVD。

通过上述技术方案可知，本发明的在Si衬底上外延生长GaN复合薄 膜的方法可以实现无裂纹、高质量的生长，从而得到高电阻、低位错的 GaN薄膜。

附图说明

图1是根据本发明的方法在Si衬底上形成GaN复合薄膜的结构示意 图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明作进一步的详细说明。

本发明提出的一种在Si衬底上外延生长GaN薄膜的方法的基本原理 为：以传统二步生长法为基础，采用低温AlN作为缓冲层，缓解Si衬底 和GaN巨大的晶格失配，同时低温AlN层作为GaN薄膜的成核层，由于 Si衬底和AlN依然有很大的晶格失配，AlN三维生长后并未像在蓝宝石上 一样转变为二维生长而是继续三维生长，使得岛密度过大，其上生长的 GaN质量极差，故在其上生长一层Si_xN_y非晶层，使得GaN只能在没有被 覆盖的AlN上成核，提高GaN质量。此外，进一步地，还可以使用两层 低温AlN插入层为外延层提供较大的初始压应力，用来中和由于热失配造 成的冷却过程产生的张应力，并通过一层AlGaN插入层过滤位错，使得 GaN外延层初始位错密度大大降低，从而增加压应力转变为张应力的厚度， 最终得到一定厚度的无裂纹、高质量的GaN外延层。

具体地，本发明提出的一种Si衬底上的无裂纹、高质量GaN薄膜的 制备过程如下：

在H₂气氛下，在Si衬底10表面预先通入三甲基铝(TMAl)，从而 通过例如氢化物气相外延法(HVPE)、金属有机化合物化学气相沉淀法 (MOCVD)、等离子体增强化学气相沉淀法(PECVD)、低压力化学气相 沉淀法(LPCVD)等方法沉积几个原子厚度的金属Al，抑制在Si衬底10 上形成Si_xN_y非晶层；

在Si衬底10上利用上述方法之一在720℃下生长100nm AlN缓冲层 11，缓解Si衬底10和GaN外延层18巨大的晶格失配，同时AlN缓冲层 11也是第一GaN层13的成核层；

通入硅烷，在缓冲层11上生长几个原子厚度的Si_xN_y非晶层12，Si_xN_y非晶层12没有完全覆盖AlN缓冲层11；

在Si_xN_y非晶层上生长500nm的第一GaN层13，使GaN在没有被覆 盖的AlN缓冲层的小岛上成核生长；

在第一GaN层13上生长20nm低温AlN的第一插入层14；

在第一插入层14上生长500nm第二GaN层15。由于第一插入层14 完全弛豫，第二GaN层15受到了第一插入层14提供的压应力；

在第二GaN层15上再生长20nm低温AlN的第二插入层16。由于 下面的第二GaN层15已经受到压应力，故此第二插入层16可以为GaN 外延层18提供更大的初始压应力；

在第二插入层16上生长500nm AlGaN的第三插入层17。第三插入 层17在压应力下，可以使位错倾斜反应，减少位错，同时界面可以过滤 位错，使得GaN外延层18的初始位错密度大大降低；

在第三插入层17上生长GaN外延层18。由于GaN外延层18中的位 错倾斜是压应力转变为张应力的主要原因，故在较小的初始位错密度及较 大的压应力下，压应力不易转变为张应力，最终得到一定厚度的无裂纹、 高质量的GaN外延层18。

下面参照图1，进一步描述根据本发明的方法在Si衬底上制得的无裂 纹、高质量GaN复合薄膜，包括：

-缓冲层11，制作在Si衬底10上，厚度为100nm；

-Si_xN_y非晶层12，制作在缓冲层11上，厚度为几个原子厚；

-第一GaN层13，制作在未被Si_xN_y非晶层12覆盖的缓冲层11上， 厚度为500nm；

-第一插入层14，制作在第一GaN层13上，厚度为20nm；

-第二GaN层15，制作在第一插入层14上，厚度为500nm；

-第二插入层16，制作在第二GaN层15上，厚度为20nm；

-第三插入层17，制作在第二插入层16上，厚度为500nm；

-GaN外延层18，制作在第三插入层17上。

其中，缓冲层11采用720℃到800℃沉积的低温AlN，优选为720℃ 沉积的低温AlN。其中，插入层14、16采用720℃沉积的低温AlN。

其中，插入层17采用AlGaN。

经过实际检验，本发明的在Si衬底上形成GaN复合薄膜的方法可以 实现无裂纹、高质量的生长，消除Si衬底与GaN外延层之间很大的晶格 失配及热失配，从而得到高电阻、低位错的GaN复合薄膜。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，应理解的是，以上所述仅为本发明的只体实施例而已， 并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、 等同替换、改进等，均应包含在本发明的保护范围之内。