增加对电迁移的阻力的结构

摘要

一种半导体器件包括在相邻两根金属线之间聚合物层中以及钝化层上方的凹槽或者在重分配金属线上的抗电迁移层以增加对电迁移的阻力。本发明还公开了增加对电迁移的阻力的结构。

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及增加对电迁移的阻力的结 构。

背景技术

随着半导体器件的最小部件尺寸缩减和相邻金属线的间距减小，诸如高加 速温度/湿度应力试验(HAST)失败、增加电迁移和应力迁移的可靠性问题变 得更加严重。器件尺寸的缩减和金属间距和宽度的减小导致电阻和电流密度提 高。电流密度提高可能使金属生长金属枝晶(metallic dendrite)的速率提高， 这会减小相邻金属线之间的间距，并最终造成短路。

一种防止因这种短路而导致互连失败发生的方式是增加金属间距。由于器 件将继续缩减，因此增大金属间距是不切实际的。作为可选的方式，可通过对 金属施加各种表面处理来减少金属桥接短路，例如，已经发现将金属层暴露到 氨水(NH₃)中减少沿界面的金属扩散。将掺杂剂引入金属层内也限制扩散。 可惜的是，这些用于减小金属扩散速率的技术明显提高了金属层的电阻。

因此，需要新型的结构或者改进的工艺实现制造包括金属互连件的半导体 器件。需要减少金属桥接的新型结构或者工艺。本发明提供了这种新型结构和 工艺。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了 一种器件，包括：

衬底；

位于所述衬底上方的多个层间介电层；

位于所述衬底上方的多个金属层；

位于所述多个层间介电层和所述多个金属层上方的第一聚合物层；

其中，所述第一聚合物层具有第一表面、与所述第一表面在相同侧的 第二表面以及与所述第一表面相对的第三表面，所述第一表面和所述第二 表面的深度差为大约或者大于1um；

位于所述第一聚合物层的所述第一表面上的多根金属线；以及

位于所述多根金属线和所述第一聚合物层上的第二聚合物层。

在可选实施例中，所述器件进一步包括位于所述多根金属线的侧壁和 所述第二聚合物层之间的非金属材料层。

在可选实施例中，所述非金属材料层包括氮化硅、氧化硅、氧氮化硅、 碳化硅、碳氮化硅或者它们的组合。

在可选实施例中，所述第一聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述第二聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述多根金属线由铜、钽、铝、钛、金或者它们的 组合制成。

在可选实施例中，所述铜通过电镀或者喷镀工艺形成。

在可选实施例中，所述多根金属线中的两根相邻金属线之间的间距小 于约20um。

在可选实施例中，所述层间介电层包括低k介电材料，并且所述低k 介电材料的介电常数小于约3。

根据本发明的另一方面，还提供了一种器件，包括：

衬底；

位于所述衬底上方的多个层间介电层；

位于所述衬底上方的多个金属层；

位于所述多个层间介电层和所述多个金属层上方的第一聚合物层；

位于所述第一聚合物层的第一表面上的多根金属线；

位于所述多根金属线上的第二聚合物层；以及

位于所述多根金属线的侧壁和所述第二聚合物层之间的抗电迁移层。

在可选实施例中，所述多根金属线由铜、钽、铝、钛、金或者它们的 组合制成。

在可选实施例中，所述铜通过电镀或者喷镀工艺形成。

在可选实施例中，所述第一聚合物层具有第一表面、与所述第一表面 在相同侧的第二表面以及与所述第一表面相对的第三表面，并且所述第一 表面和所述第二表面的深度差为大约或者大于1um。

在可选实施例中，所述抗电迁移层为金、镍、铂、锡、钛、钯、氮化 钛、钨、银、锗、铟或者它们的组合。

在可选实施例中，所述第一聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述第二聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述多根金属线的两根相邻金属线之间的间距小于 约20um。

根据本发明的又一方面，还提供了一种形成器件的方法，包括：

提供衬底；

在所述衬底上方形成多个层间介电层；

在所述衬底上方形成多个金属层；

在所述多个介电层和所述多个金属层上方形成第一聚合物层；

在所述第一聚合物层上形成多根金属线；

在两根相邻金属线之间的所述第一聚合物层中形成凹槽，所述凹槽的 深度为大约或者大于1um；以及

在所述多根金属线上形成第二聚合物层。

在可选实施例中，所述第一聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述第二聚合物层包括聚酰亚胺、聚苯并恶唑、硅 树脂、苯并环丁烯、环氧树脂、合成树脂或者它们的组合。

在可选实施例中，所述方法进一步包括：在所述多根金属线的侧壁和 所述第二聚合物层之间形成抗电迁移层。

附图说明

为更完整的理解本发明及其优点，现将结合附图所进行的以下描述作为参 考，其中：

图1至图1-1是根据本发明各种实施方式的半导体管芯结构的截面图；

图2、图2-1至图2-4是根据本发明各种实施方式的部分半导体管芯的 截面图；

图3、图3-1至图3-5是根据本发明各种实施方式的部分半导体管芯的 截面图；

图4、图4-1至图4-5为根据本发明各种实施方式的部分半导体管芯的 截面图；

图5、图5-1至图5-5为根据本发明各种实施方式的部分半导体管芯的 截面图；

图6为根据本发明各种实施方式的在半导体管芯中形成凹槽和抗电迁 移层的方法流程图。

除非另有说明，不同附图中的相应标号和符号通常指相应部件。所绘 制的附图用于示例说明各实施方式的相关方面，因而不必成比例绘制。

具体实施方式

下面，详细讨论一些实施方式的制造和使用。然而，应该理解，本发明提 供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施方式 仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。

下面针对具体背景中的实施方式描述本发明，使用一个或者多个焊球、 微凸块、金属柱(例如，铜柱)、铜螺栓、金螺栓或者它们的组合。然而， 本公开文本还可以应用于半导体产业的各种封装件。可以理解，以下公开 文本提供了许多不同的实施方式或者实例以用于实现不同的特征。下面描 述了部件或者布置的具体实例以简化本发明。当然，这些仅是例子并不用 于限制本发明。另外，本发明在不同实例中可重复标号和/或字母。这种重 复是简化和清楚的目的并且其本身不指定阐述的不同实施方式和/或结构 之间的关系。而且，下面说明书中第一部件在第二部件上方形成可包括第 一部件和第二部件直接接触形成的实施方式，并且还可包括附加部件可介 于第一部件和第二部件之间形成，使得第一部件和第二部件可不直接接触 形成的实施方式。

相关空间术语，例如，“在…之下”、“下面的”、“在…之上”， “上面的”、“在…上方”等可被本文使用，以便于描述附图中示出的一 个元件或者部件与另一个(另一些)元件或者部件之间的关系。可以理解， 相关空间术语旨在包括除附图中绘制的方向之外的使用或者操作器件的不 同方向。例如，如果附图中的器件翻转，那么描述为在其他元件或者部件 之下或者下面的元件将定位在其他元件或者部件之上。因此，示例性术语 “在…之下”可包括在…之上和在…之下的方向。所述器件可以其他方式 定位(旋转90度或者在其他方向)并且本文使用的空间相关描述符可作同 样的解释。

金属互连线中的应力迁移或者电迁移可由高电流密度引起的离子运动 表征。由于半导体器件的部件尺寸缩减，结果电流密度提高，因此电迁移 引起的金属化失败增加。半导体器件由两个相邻的重分配线之间的高电流 密度和金属枝晶生长表征。因此，金属枝晶增加了金属桥接以及电迁移失 败。本发明的各种实施方式可抑制金属桥接并增加对电迁移的阻力。具体 地，凹槽形成在聚合物层中并且抗电迁移层形成在重分配线上。

图1是根据本发明各种实施方式的半导体管芯结构的截面图。参照图 1，半导体管芯100包括衬底158。在一些实施方式中，半导体管芯100为 矩形或者方形。衬底158可以为硅衬底。在一些实施方式中，衬底158可 以为绝缘体上硅、碳化硅、III-V材料或者蓝宝石。衬底158可进一步包括 多种电路160。形成在衬底158上的电路160可以为适于特定应用的任何 类型的电路。在某些实施方式中，电路160可包括使用高k介电材料(包 括硅酸铪、硅酸锆、二氧化铪和二氧化锆)制造的各种n型金属氧化物半 导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件。电路160还 可包括诸如鳍式场效应晶体管(FinFET)和其他平面晶体管的其他晶体管、 电容器、电阻器、二极管、光电二极管、电熔丝等等。电路160可被互连 以执行一种或者多种功能。所述功能包括存储器结构、处理结构、传感器、 放大器、功率分配、输入/输出电路或类似物。

层间介电层162形成在电路160上。层间介电层162可以由低k介电 材料(例如，具有介电常数为大约2.0-4.5的掺氟氧化硅)形成。在其他实 施方式中，低k介电材料由具有介电常数为大约3.0的氢倍半硅氧烷 (Hydrogen silsesquioxane，HSQ)或者甲基倍半硅氧烷 (methylsilsesquioxane，MSQ)形成。在一些实施方式中，低k介电材料 由具有介电常数为大约3.0的掺碳氧化硅形成。在另一些其他实施方式中， 低k介电材料由具有介电常数为大约2.5的多孔的掺碳氧化硅形成。在又 一些实施方式中，低k介电材料可由商标为SILK^TM的商用介电材料或者多 孔介电材料形成，并且介电材料或多孔介电材料具有低于大约2.6的介电常 数。在再一些实施方式中，低k介电材料还可由介电常数低于大约2.0的多 孔氧化硅形成。

参照图1，插塞164形成在层间电介质162中并且连接至电路160。所 述插塞由金属形成，其中金属可以为钛、氮化钛、钨、铝、钽、铜或者它 们的组合。插塞164连接至底部金属层166，所述底部金属层166由铜、 铝、钽、钛、氮化钛、钨或者它们的组合形成并且设置在层间介电层162 中。另一层间介电层168设置在金属层166上方并且由与针对层间介电层 162讨论的类似的低k介电材料形成。顶部插塞170设置在层间介电层168 中并且电连接至底部金属层166。顶部插塞170由可以为钨、铜、氮化钛、 钽、铝或者它们的合金的金属形成。顶部插塞170连接至顶部金属层172， 所述顶部金属层172由铝、铜、钛、氮化钛、钨或者它们的合金形成。尽 管图1示出了底部金属层166和顶部金属层172，本领域技术人员可以理 解一个或者多个层间介电层(未示出)，以及相关联的插塞和金属层(未 示出)可形成在底部金属层166和顶部金属层172之间。

钝化层174沉积在顶部金属层172上。在一些实施方式中，钝化层174 包括非有机材料，例如，未掺杂的硅酸盐玻璃、氮化硅、氧化硅、氧氮化 硅、掺硼氧化硅、掺磷氧化硅等等。开口176形成在钝化层174中以提供 外部电连接。开口176通过光刻和蚀刻形成。第一聚合物层178沉积在钝 化层174上。第一聚合物层178由诸如聚酰亚胺、聚苯并恶唑(PBO)、 硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)， 模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第一聚合物层 178可由本领域已知的任何合适的方法(例如，旋涂和可选的固化步骤) 制造。通过光刻和蚀刻在第一聚合物层178中形成与开口176相对应的开 口。重分配金属线180形成在第一聚合物层178上并且填充开口176。重 分配金属线180可由诸如钛、氮化钛、铝、钽、铜和它们的组合的金属形 成。重分配金属线180可由本领域已知的任何合适的方法(例如，溅射， CVD或者电镀)制造。重分配金属线180在顶部金属层172和半导体管芯 100的顶面之间提供导电路径。根据沉积方法，重分配金属线180可通过 光刻和蚀刻进行图案化或者可以选择性地沉积。

第二聚合物层182形成在重分配金属线180和第一聚合物层178上。 第二聚合物层182由诸如聚酰亚胺、聚苯并恶唑(PBO)、硅树脂、苯并 环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)、模塑底部填充 物(例如，树脂)等之类的聚合物材料形成。第二聚合物层182可由本领 域已知的任何合适的方法(例如，旋涂或者层压和可选的固化步骤)制造。 对第二聚合物层182进行图案化以形成暴露重分配金属线180的底部导电 焊盘188部分的多个开口。顶部导电焊盘184形成在第二聚合物层182中 以及部分在聚合物层182上方，并且连接至底部导电焊盘188。化学电镀 形成顶部导电焊盘184。顶部导电焊盘184可具有单层结构或者具有复合 结构，该复合结构包括由不同材料形成的多个子层，并且顶部导电焊盘184 可包括选自由钛、铜、镍、钯、金、钽和它们的组合所组成的组中的一种 或者多种材料。在一些实施方式中，顶部导电焊盘184由化学镀镍钯浸金 (ENEPIG)形成，其包括镍层、镍层上的钯层以及钯层上的金层。金层可 使用浸镀形成。在其他实施方式中，顶部导电焊盘184可由其他材料以及 包括但不限于化学镀镍浸金(ENIG)、化学镀镍钯(ENEP)、直接浸金 (DIG)等的其他方法形成。

导电材料186提供在顶部导电焊盘184上。导电材料186由焊球、焊 料、微凸块、铜柱、金属柱、铜接线柱(copper stud)，金接线柱或者它们 的组合制成。在一些实施方式中，焊球可通过常用的方法(例如，球转移 或者球置换)形成。在其他实施方式中，导电材料186由微凸块(例如， 铜、锡、镍、钛、钽、焊料，它们的组合)制造，并且微凸块可通过光刻 和电镀或者镀工艺形成。在又一些实施方式中，导电材料186由诸如钛、 锡、焊料、铜、钽、镍、它们的组合之类的金属柱制造，并且金属柱可通 过光刻和电镀或者其他镀工艺形成。

图1-1是图1的区域A的详细视图。第一聚合物层178中的凹槽120 形成在两个相邻的重分配金属线180之间。位于两个相邻的重分配金属线 之间的深度D1为大约或者大于1微米(um)的凹槽120可在半导体器件 的操作期间阻止金属桥接的形成。抗电迁移层还可形成在重分配金属线180 上以增加对电迁移的阻力。

图2示出了图1的与图1-1所在位置相同的位置处的结构。省略与关 于图1的从衬底158至钝化层174的描述相同或者类似的工艺的说明。返 回参照图2，深度D2为大约或者大于1um的凹槽形成在两个相邻重分配 金属线180之间的第一聚合物层178中。下面结合图2-1至图2-4更详细地 示出和描述形成图2的部分制造结构的各种操作。

参照图2-1，第一聚合物层178形成在钝化层(例如，图1的层178， 未示出)上方。第一聚合物层178由诸如聚酰亚胺、聚苯并恶唑(PBO)、 硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)、 模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第一聚合物层 178可由本领域已知的任何合适的方法(例如，旋涂和可选的在200至大 约400摄氏度之间的固化步骤)制造。

参照图2-2，重分配金属线180通过光刻步骤、金属沉积和可选的蚀刻 形成在第一聚合物层178上。重分配金属线180可以为单材料层或者多层 的结构，并且可由诸如钛、氮化钛、铝、钽、铜以及它们的组合之类的金 属制成。重分配金属线180可通过本领域已知的任何合适的方法(例如， 物理气相沉积(PVD)、溅射、化学气相沉积(CVD)或者电镀)制造。 两个相邻重分配金属线180之间的间距小于约20um。在一些实施方式中， 两个相邻重分配金属线180之间的间距小于约10um。在一些实施方式中， 清洗步骤用于去除光刻步骤的光刻胶。

参照图2-3，凹槽220形成在第一聚合物层178中未被重分配金属线 180覆盖的部分上。凹槽220的深度D2为大约或者大于1um。凹槽220的 形成方法可以是利用重分配金属线180作为蚀刻掩模并且使用气体(例如， 氮气、氧气、一氧化二氮、基于氧的气体、基于氧的气体的混合物、氦气、 氩气等)的等离子体蚀刻。在一些实施方式中，凹槽220的形成方法可以 是使用诸如氮气、氩气、基于氮的气体等气体的离子轰击。接着可进行清 洁步骤以去除因等离子体蚀刻产生的副产品。

参照图2-4，在重分配金属线180和第一聚合物层178的上方和周围形 成第二聚合物层182。第二聚合物层182由诸如聚酰亚胺、聚苯并恶唑 (PBO)、硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环 氧树脂)、模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第 二聚合物层182可通过本领域已知的任何合适的方法(例如，旋涂或者层 压和可选的在200至大约400摄氏度之间的固化步骤)制造。

图3示出了图1的与图1-1所在位置相同的位置处的结构。省略与关 图1的从衬底158至钝化层174的描述相同或者类似的工艺的说明。返回 参照图3，深度D3为大约或者大于1um的凹槽形成在两个相邻重分配金 属线180之间的第一聚合物层178中。抗电迁移层310沉积在重分配金属 线180上以增加对电迁移的阻力。下面结合图3-1至图3-5更详细地示出和 描述形成图3的部分制造结构的各种操作。

参照图3-1，第一聚合物层178形成在钝化层上方(图1的层178，未 示出)。第一聚合物层178由诸如聚酰亚胺、聚苯并恶唑(PBO)、硅树 脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)、模塑 底部填充物(例如，树脂)等之类的聚合物材料形成。第一聚合物层178 可由本领域已知的任何合适的方法(例如，旋涂和可选的在200至大约400 摄氏度之间的固化步骤)制造。

参照图3-2，重分配金属线180通过光刻步骤、金属沉积和可选的蚀刻 沉积在第一聚合物层178上。重分配金属线180可以为单材料层，或者多 层结构，并且可由诸如钛、氮化钛、铝、钽、铜以及它们的组合之类的金 属制成。重分配金属线180可由本领域已知的任何合适的方法(例如，物 理气相沉积(PVD)、溅射、化学气相沉积(CVD)或者电镀)制造。两 个相邻重分配金属线180之间的间距小于约20um。在一些实施方式中，两 个相邻重分配金属线180之间的间距小于约10um。清洗步骤用于去除光刻 步骤的光刻胶。

参照图3-3，抗电迁移层310沉积在重分配金属线180上。抗电迁移层 310的厚度在大约100埃至大约10000埃。抗电迁移层310可包括金(Au)、 银(Ag)、钯(Pd)、铟(In)、镍(Ni)、锗(Ge)、铂(Pt)、镍- 靶-金，镍-金，其他类似的贵金属，以及它们的组合。在一些实施方式中， 抗电迁移层310为包括Pt、Pd、Ge、In、Au、Ag、Ni、Pd合金、Au合金、 Ag合金、Ni合金、Ge合金、In合金、Pt合金中至少一种的多层结构。抗 电迁移层310可由本领域已知的任何合适的方法(例如，物理气相沉积 (PVD)、溅射、化学气相沉积(CVD)或者电镀)制造。

参照图3-4，凹槽320形成在第一聚合物层178中未被重分配金属线 180覆盖的部分上。凹槽320的深度D3为大约或者大于1um。凹槽320的 形成方法可以是利用重分配金属线180和抗电迁移层310作为蚀刻掩模并 且使用气体(例如，氮气、氧气、一氧化二氮、基于氧的气体、基于氧的 气体的混合物、氦气、氩气等)的等离子体蚀刻。在一些实施方式中，凹 槽320的形成方法可以是使用诸如氮气、氩气、基于氮的气体等气体的离 子轰击。接着可进行清洁步骤以去除因等离子体蚀刻产生的副产品。

参照图3-5，在重分配金属线180和第一聚合物层178的上方和周围形 成第二聚合物层182。第二聚合物层182由诸如聚酰亚胺、聚苯并恶唑 (PBO)、硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环 氧树脂)、模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第 二聚合物层182可通过本领域已知的任何合适的方法(例如，例如，旋涂 或者层压和可选的在200至大约400摄氏度之间的固化步骤)制造。

图4示出了图1的与图1-1所在位置相同的位置处的结构。省略与关 于图1的从衬底158到钝化层174的描述相同或者类似的工艺的说明。深 度D4为大约或者大于1um的的凹槽形成在两个相邻的重分配金属线180 之间的第一聚合物层178中。抗电迁移层410沉积在重分配金属线180上 以增加对电迁移的阻力。下面结合图4-1至图4-5更详细地示出和描述形成 图4的部分制造结构的各种操作。

参照图4-1，第一聚合物层178形成在钝化层上方(图1的层178，未 示出)。第一聚合物层178由诸如聚酰亚胺、聚苯并恶唑(PBO)、硅树 脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)、模塑 底部填充物(例如，树脂)等之类的聚合物材料形成。第一聚合物层178 可由本领域已知的任何合适的方法(例如，旋涂和可选的在200至大约400 摄氏度之间的固化步骤)制造。

参照图4-2，重分配金属线180通过光刻步骤、金属沉积和可选的蚀刻 沉积在第一聚合物层178上。重分配金属线180可以为单材料层或者多层 结构，并且可由诸如钛、氮化钛、铝、钽、铜以及它们的组合之类的金属 制成。重分配金属线180可由本领域已知的任何合适的方法(例如，物理 气相沉积(PVD)、溅射、化学气相沉积(CVD)或者电镀)制造。两个 相邻重分配金属线180之间的间距小于约20um。在一些实施方式中，两个 相邻重分配金属线180之间的间距小于约10um。清洗步骤用于去除光刻步 骤的光刻胶。

参照图4-3，凹槽420形成在第一聚合物层178中未被重分配金属线 180覆盖的部分上。凹槽420的深度D4为大约或者大于1um。凹槽420的 形成方法可以是利用金属线180作为蚀刻掩模并且使用气体(例如，氮气、 氧气、一氧化二氮、基于氧的气体、基于氧的气体的混合物、氦气、氩气 等)的等离子体蚀刻。在一些实施方式中，凹槽420的形成方法可以是使 用诸如氮气、氩气、基于氮的气体等气体的离子轰击。接着可进行清洁步 骤以去除因等离子体蚀刻产生的副产品。

参照图4-4，抗电迁移层410沉积在重分配金属线180上，并且抗电迁 移层410的厚度在大约100埃至大约10000埃。抗电迁移层410为非金属 材料层，例如，介电材料层、聚合物材料层或者它们的组合。抗电迁移层 410可以为单层，或者多层结构。在一些实施方式中，抗电迁移层410为 使用多种沉积技术(包括热氧化、LPCVD(低压化学气相沉积)、APCVD (常压化学气相沉积)、PECVD(等离子体增强型化学气相沉积)、HWCVD (热丝化学气相沉积)和未来开发出的沉积步骤)中的一种，由氮化硅、 氧化硅、氮氧化硅、碳化硅、碳氮化硅、氧化硅和氮化硅的交替层，或者 它们的组合形成的介电材料层。在一些实施方式中，抗电迁移层410为诸 如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等的 聚合物材料层，然而其他相对较软、通常为有机物的介电材料也可使用。

在抗电迁移层410之后可选地进行蚀刻工艺以去除重分配金属线180 和第一聚合物层178上的抗电迁移层410的一部分。蚀刻工艺包括干蚀刻， 例如，等离子体蚀刻或者反应离子蚀刻。

参照图4-5，在重分配金属线180和第一聚合物层178的上方和周围形 成第二聚合物层182。第二聚合物层182由诸如聚酰亚胺、聚苯并恶唑 (PBO)、硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环 氧树脂)、模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第 二聚合物层182可通过本领域已知的任何合适的方法(例如，旋涂或者层 压和可选的在200至大约400摄氏度之间的固化步骤)制造。

图5示出了图1的与图1-1所在位置相同的位置处的结构。省略与关 于图1的从衬底158到钝化层174的描述相同或者类似工艺的说明。返回 参照图5，深度D5为大约或者大于1um的凹槽形成在两个相邻的重分配 金属线180之间的第一聚合物层178中。抗电迁移层510形成在重分配金 属线180上以增加对电迁移的阻力。下面结合图5-1至图5-5更详细地示出 和描述形成图5的部分制造结构的各种操作

参照图5-1，第一聚合物层178形成在钝化层上方(图1的层178，未 示出)。第一聚合物层178由诸如聚酰亚胺、聚苯并恶唑(PBO)、硅树 脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环氧树脂)、模塑 底部填充物(例如，树脂)等之类的聚合物材料形成。第一聚合物层178 可由本领域已知的任何合适的方法(例如，旋涂和可选的在200至大约400 摄氏度之间的固化步骤)制造。

参照图5-2，重分配金属线180通过光刻步骤、金属沉积和可选的蚀刻 沉积在第一聚合物层178上。重分配金属线180可以为单材料层或者多层 结构，并且可由诸如钛、氮化钛、铝、钽、铜以及它们的组合之类的金属 制造。重分配金属线180可由本领域已知的任何合适的方法(例如，物理 气相沉积(PVD)、溅射、化学气相沉积(CVD)或者电镀)制造。两个 相邻重分配金属线180之间的间距小于约20um。在一些实施方式中，两个 相邻重分配金属线180之间的间距小于约10um。清洗步骤用于去除光刻步 骤的光刻胶。

参照图5-3，抗电迁移层510沉积在重分配金属线180上，并且抗电迁 移层510的厚度为大约100埃至大约10000埃。抗电迁移层510为非金属 材料层，例如，介电材料层、聚合物材料层或者它们的组合。抗电迁移层 510可以为单层，或者多层结构。在一些实施方式中，抗电迁移层510为 使用多种沉积技术(包括热氧化、LPCVD(低压化学气相沉积)、APCVD (常压化学气相沉积)、PECVD(等离子体增强型化学气相沉积)、HWCVD (热丝化学气相沉积)和未来开发出的沉积步骤)中的一种，由氮化硅、 氧化硅、氧氮化硅、碳化硅、碳氮化硅、氧化硅和氮化硅的交替层，或者 它们的组合形成的介电材料层。在一些实施方式中，抗电迁移层510为诸 如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等的 聚合物材料层，然而其他相对较软、通常为有机物的介电材料也可使用。

参照图5-4，凹槽520形成在第一聚合物层178中未被重分配金属线 180覆盖的部分上。凹槽520的深度D5为大约或者大于1um。凹槽520的 形成方法可以是利用金属线180和抗电迁移层510作为蚀刻掩模并且使用 气体(例如，氮气、氧气、一氧化二氮、基于氧的气体、基于氧的气体的 混合物、氦气、氩气等)的等离子体蚀刻。在一些实施方式中，凹槽520 的形成方法可以是使用诸如氮气、氩气、基于氮的气体等气体的离子轰击。 接着可进行清洁步骤以去除因等离子体蚀刻产生的副产品。

参照图5-5，在重分配金属线180和第一聚合物层178的上方和周围形 成第二聚合物层182。第二聚合物层182由诸如聚酰亚胺、聚苯并恶唑 (PBO)、硅树脂、苯并环丁烯(BCB)、环氧树脂、模塑料(例如，环 氧树脂)、模塑底部填充物(例如，树脂)等之类的聚合物材料形成。第 二聚合物层182可通过本领域已知的任何合适的方法(例如，旋涂或者层 压和可选的在200至大约400摄氏度之间的固化步骤)制造。

图6是上述关于图2至图5-5的方法600的流程图。所述方法开始于 操作601，在衬底上方形成多个介电层。衬底可包括形成在衬底中和衬底 上方的一些器件。在操作603，多个金属层形成在衬底上方并且位于多个 介电层中。本领域技术人员可以理解操作601和603可迭代重复以在多个 相应的介电层内形成多个金属层。在操作605，第一聚合物层形成在多个 介电层和多个金属层上方，对应于图2-1、3-1、4-1和5-1。在操作607， 在第一聚合物层上形成多根金属线，对应于图2-2、3-2、4-2和5-2。在操 作609，第一聚合物层中的凹槽形成在两根相邻的金属线之间并且凹槽的 深度为大约或者大于1um。操作609对应于图2-3、3-4、4-3和5-4。在可 选的操作611，抗电迁移层形成在多根金属线的侧壁和第二聚合物层之间。 可选的操作611对应于图3-3、4-4和5-3。在一些实施方式中，操作611 在操作609之后进行，对应于图4、4-1至4-5和相关描述。在一些实施方 式中，操作611接着操作607，对应于图5、5-1至5-5和相关描述。在一 些实施方式中，操作609在操作611之后进行，对应于图3、3-1至3-5和 相关描述。在操作613，第二聚合物层形成在多根金属线和第一聚合物层 上方。

在一些实施方式中，本发明涉及一种半导体器件。所述器件包括衬底， 位于所述衬底上方的多个层间介电层，位于所述衬底上方的多个金属层； 位于所述多个层间介电层和金属层上方的第一聚合物层，位于所述第一聚 合物层的第一表面上的多根金属线，以及位于多根金属线和第一聚合物层 上的第二聚合物层。所述第一聚合物层具有第一表面、与所述第一表面在 相同侧的第二表面以及与所述第一表面相对的第三表面，所述第一表面和 所述第二表面的深度差为大约或者大于1um。

本发明还涉及一种半导体器件，包括衬底、位于所述衬底上方的多个 层间介电层，位于所述衬底上方的多个金属层，位于所述层间介电层和金 属层上方的第一聚合物层，位于所述第一聚合物层的第一表面上的多根金 属线，位于所述多根金属线上的第二聚合物层，以及位于所述金属线的侧 壁和所述第二聚合物层之间的抗电迁移层。

在一些实施方式中，在衬底上方形成多个层间介电层并且在衬底上方 形成多个金属层。在多个层间介电层和多个金属层上方形成第一聚合物层。 第一聚合物层具有第一表面，与所述第一表面在相同侧的第二表面以及与 所述第一表面相对的第三表面，所述第一表面和所述第二表面的深度差为 大约或者大于1um。在第一聚合物层的第一表面上方形成多根金属线并且 在多根金属线和第一聚合物层上方形成第二聚合物层。

在一些实施方式中，在衬底上方形成多个层间介电层并且在衬底上方 形成多个金属层。在多个层间介电层和多个金属层上方形成第一聚合物层。 在第一聚合物层的第一表面上方形成多根金属线，并且在多根金属线和第 一聚合物层上方形成第二聚合物层。在多根金属线的侧壁和第二聚合物层 之间沉积抗电迁移层。

尽管已经详细描述了本发明的实施方式及其优势，应该理解可以在此 做各种变化，替换和改变而不偏离所附权利要求限定的精神和范围。

而且，本申请的范围并不旨在限制说明书中描述的工艺、机器、制造、 以及事件、方式、方法和步骤的组成的具体实施方式。作为本领域普通技 术人员根据本申请会容易理解，现有的或今后开发的用于执行与根据本发 明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、 机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此， 所附权利要求旨在这样的工艺、机器、制造、材料组分、装置、方法或步 骤的范围内。