用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法

摘要

本发明大体上关于一种制造薄膜晶体管的方法。薄膜晶体管具有包括铟镓锌氧化物(IGZO)或氧化锌的有源沟道。在形成源极电极与漏极电极之后，但在保护层或蚀刻停止层沉积于其上之前，将该有源沟道暴露于一氧化二氮(N2O)等离子体或氧气等离子体。在形成源极电极与漏极电极的过程中，有源沟道与保护层或蚀刻停止层之间的界面会有所改变或损坏。一氧化二氮等离子体或氧气等离子体改变并修复有源沟道与保护层或蚀刻停止层之间的界面。

说明书

技术领域

本发明的实施例是大体关于一种制造薄膜晶体管(TFT)的方法。

背景技术

几乎在所有的集成电路(IC)中皆使用薄膜晶体管作为开关元件及驱动元件。此 外，薄膜晶体管亦被应用在平板显示器产业中以控制像素。多年以来，用于薄膜晶 体管的制造的主要材料为硅。硅可作为薄膜晶体管内的有源层(active Layer)，并可 依照所需进行掺杂以使薄膜晶体管具有对应的功能。硅确实有其限制。其中一个限 制为硅并非透明。越来越多公司正致力于开发透明的薄膜晶体管。

其中一种被认为适合用于透明薄膜晶体管的材料为铟镓锌氧化物(IGZO)。另 一种被认为适合用于透明薄膜晶体管的材料为氧化锌。在本领域中，需要一种使用 IGZO及/或氧化锌来制造薄膜晶体管的方法。

发明内容

本发明是大体上关于一种制造薄膜晶体管的方法。薄膜晶体管具有包括IGZO 或氧化锌的有源沟道。在形成源极电极与漏极电极之后，但在保护层(passivation  layer)或蚀刻停止层沉积于其上之前，该有源沟道被暴露于一氧化二氮(N₂O)等离子 体或氧气(O₂)等离子体。在形成源极电极与漏极电极的过程中，有源沟道与保护层 或蚀刻停止层之间的界面会有所改变或损坏。N₂O等离子体或O₂等离子体改变并 修复有源沟道与保护层或蚀刻停止层之间的界面。

在一实施例中，一种方法包括通过定义源极电极及漏极电极而在一薄膜晶体 管中形成有源沟道，将有源沟道暴露于N₂O等离子体或O₂等离子体，以及沉积一 个或多个保护层或蚀刻停止层于经过N₂O等离子体或O₂等离子体处理的有源沟道 之上。

在另一实施例中，一种方法包括形成栅极电极于基板之上，沉积栅极介电层 于栅极电极及基板之上，沉积IGZO有源层于栅极介电层之上，沉积导电层于该有 源层之上，移除至少一部分的导电层以形成源极电极及漏极电极，并通过暴露出有 源层的一部分而形成有源沟道，将有源沟道暴露于N₂O等离子体或O₂等离子体， 以及沉积一个或多个保护层或蚀刻停止层于曾暴露于N₂O等离子体或O₂等离子体 的有源沟道之上。

在另一实施例中，一种方法包括形成栅极电极于基板之上，沉积栅极介电层 于栅极电极及基板之上，沉积氧化锌有源层于栅极介电层之上，沉积导电层于有源 层之上，移除至少一部分的导电层以形成源极电极及漏极电极，并通过暴露出有源 层的一部分形成有源沟道，将有源沟道暴露于N₂O等离子体或O₂等离子体，以及 沉积一个或多个保护层或蚀刻停止层于曾暴露于N₂O等离子体或O₂等离子体的有 源沟道之上。

在另一实施例中，薄膜晶体管包括栅极电极、栅极介电层、经过等离子体处 理的有源层、源极电极及漏极电极、以及一个或多个保护层或蚀刻停止层。栅极电 极沉积于基板之上。栅极介电层沉积于栅极电极及基板之上。经过等离子体处理的 有源层包括沉积于栅极介电层之上的氧化锌或IGZO。源极电极及漏极电极彼此分 离且形成于经过等离子体处理的有源层之上，使得经过等离子体处理的有源层的一 部分保持暴露。保护层或蚀刻停止层沉积在暴露的经过等离子体处理的有源层之 上。

附图说明

通过参照各实施例可以详细理解本发明的上述特征，即上文简要概述的本发 明的更特定描述(某些实施例图示于附图中)。然而，应注意，这些附图仅图示本发 明的典型实施例，且因此不视为本发明的范畴的限制，因为本发明可允许其它等效 的实施例。。

图1－9为根据一实施例的薄膜晶体管在各个制造阶段的示意图。

图10A－10C显示N₂O等离子体处理对于薄膜晶体管的影响。

图11为根据本发明一实施例的PECVD装置的剖面图。

具体实施方式

本发明大体上关于一种制造薄膜晶体管的方法。该薄膜晶体管具有包括IGZO 或氧化锌的有源沟道。在形成源极电极与漏极电极之后，但在保护层或蚀刻停止层 沉积于其上之前，将有源沟道暴露于一氧化二氮(N₂O)等离子体或氧气(O₂)等离子 体。在形成源极电极与漏极电极的过程中，有源沟道与保护层或蚀刻停止层之间的 界面会有所改变或损坏。N₂O等离子体或O₂等离子体改变并修复有源沟道与保护 层或蚀刻停止层之间的界面。

图1－9为根据一实施例的薄膜晶体管在各个制造阶段的示意图。如图1所示， 通过沉积导电层104于基板102之上来制造薄膜晶体管。可适用于基板102的材料 包括玻璃、钠钙玻璃(soda lime glass)、塑料、及半导体晶片。若使用钠钙玻璃作为 基板102，则在沉积导电层104之前，会先沉积一个或多个阻挡层于基板102之上。 可适用于导电层104的材料包括铬、钼、铜、铝、钨、钛及其组合。导电层104 的形成可通过物理汽相沉积(PVD)或其他适合的沉积方法，例如电镀、无电电镀或 化学汽相沉积(CVD)。

如图2所示，图案化导电层104以形成栅极电极202。图案化的进行可通过在 导电层104之上形成光刻掩膜与硬式掩膜(hard mask)两者中的任一种，并将导电层 104暴露于蚀刻剂。取决于导电层104所使用的材料，可通过使用湿蚀刻剂，或可 通过将未被掩膜覆盖的导电层104暴露于蚀刻等离子体来图案化导电层104。在一 实施例中，可通过以包括蚀刻剂的蚀刻等离子体，蚀刻导电层104未被掩膜覆盖的 区域，来图案化导电层104，蚀刻剂例如是六氟化硫(SF₆)、氧气(O₂)、氯气(Cl₂)及 其组合。

如图3所示，在形成栅极电极202后，沉积栅极介电层302于其上。可适用 于栅极介电层302的材料包括硅氮化物(silicon nitride)、硅氧化物(silicon oxide)及氮 氧化硅(silicon oxynitride)。此外，本领域的普通技术人员应能明白，虽然图中只显 示了一单层，但栅极介电层302也可以包括多层，且各层可包括不同的化学组成。 适合沉积栅极介电层302的方法包括共形沉积方法，例如等离子体增强化学汽相沉 积(PECVD)、CVD及原子层沉积(ALD)。

如图4所示，沉积具有高迁移率的有源层402。可适用于具有高迁移率的有源 层402的材料包括IGZO及氧化锌。可通过适合的沉积方法沉积有源层402，例如 PVD。在一实施例中，PVD可包括施加直流偏压至旋转阴极。

如图5所示，可沉积导电层502于有源层402之上。可适用于导电层502的 材料包括铬、钼、铜、铝、钨、钛及其组合。导电层502的形成可通过PVD或其 他适合的沉积方法，例如电镀、无电电镀或CVD。

如图6所示，通过背沟道蚀刻工艺来图案化导电层502，以形成源极电极602 及漏极电极604。图案化的进行可通过在导电层502之上形成光刻掩膜与硬式掩膜 两者中的任一种，并将导电层502暴露于蚀刻剂。取决于导电层520所使用的材料， 可通过湿蚀刻剂的使用，或可通过将未被掩膜覆盖的导电层502暴露于蚀刻等离子 体来图案化导电层502。在一实施例中，可通过以包括例如是SF₆、O₂及其组合的 蚀刻剂之蚀刻等离子体，蚀刻导电层502未被掩膜覆盖的区域，来图案化导电层 502。在形成源极电极602及漏极电极604的过程中，有源层402的一部分608被 暴露出来。暴露出的部分608位于源极电极602与漏极电极604之间。位于源极电 极602与漏极电极604之间的区域被称为有源沟道606。如后文讨论的内容，一个 或多个保护层将形成于有源沟道606之上。

由于IGZO薄膜晶体管在IGZO与保护层(PV)的界面处(更精确地说，是在有 源沟道606处)的高敏感度，已在薄膜晶体管的制造中使用蚀刻停止层，以避免在 蚀刻导电层502的过程中的沟道损坏。然而，蚀刻停止层的制造需要更多掩膜步骤， 且明显地提高制造成本。在蚀刻停止器件制造工艺中，蚀刻停止层的沉积早于导电 层的沉积，导电层被图案化/蚀刻以定义源极电极及漏极电极。

或者，前述的背沟道蚀刻工艺相较于蚀刻停止层制造工艺而言使用的掩膜数 目较少，且具备简单的工艺流程而能使IGZO薄膜晶体管的制造低成本。然而，在 通过蚀刻工艺形成源极与漏极的过程中，避免IGZO-PV界面处的界面损坏以及电 荷累积实为一项挑战。因此，在蚀刻源极与漏极后，是直接进行N₂O等离子体或 O₂等离子体处理，而后才沉积保护层。若未经过此等离子体预处理，IGZO薄膜晶 体管不是无法显露出任何薄膜晶体管的特性，就是在热偏压应力下呈现糟糕的表 现。如图7所示，将部分制造完成的薄膜晶体管暴露于N₂O等离子体或O₂等离子 体702。N₂O等离子体或O₂等离子体702在导电层502被图案化的腔室内在原处 (in-situ)形成。等离子体处理可于形成蚀刻停止层之前(对于蚀刻停止层器件而言) 或沉积保护层之前(对于背沟道蚀刻元件而言)进行。

一项令人惊讶的发现在于，N₂O等离子体或O₂等离子体是确保制造出一致的 薄膜晶体管的最有效的等离子体。由氩气或氮气形成的等离子体过于温和，而无法 对有源沟道造成有效的影响。另外值得注意的一点是，N₂O等离子体或O₂等离子 体处理对于硅基的薄膜晶体管并不具效果。N₂O等离子体或O₂等离子体中的氧会 与有源沟道中的硅反应，形成硅氧化物，而导致薄膜晶体管的失效。

保护层为薄膜晶体管器件的最上层，保护器件免于受到环境的损坏，包括化 学或机械方面的影响。保护层亦在长时间的热和电的偏压应力下提供稳定且可靠的 薄膜晶体管性能。由于有源材料(例如IGZO及氧化锌)对于氢及其他环境化学物质 的敏感度，相较于常规的硅氮化物(SiN_x)而言，高品质的低含氢量氧化物为较佳的 保护层材料，例如二氧化钛(TiO₂)及硅氧化物。

如图8及9所示，沉积多层保护层802、902于有源沟道606、源极电极602 及漏极电极604之上。与有源层402暴露出的部分608相接触的第一层保护层802 包括低含氢量的氧化物。第二层保护层902形成于第一层保护层802之上，第二层 保护层902可包括低含氢量的氧化物、硅氮化物、氮氧化硅或其组合的一个或更多 额外的层。

当使用硅氧化物作为第一层保护层802时，能够以PVD及PECVD两种方式 的任一种来沉积硅氧化物。考虑到与PVD有关的等离子体损坏，PECVD因其高度 共形的沉积结果以及对于所沉积薄膜的较少等离子体损坏，成为目前最先进的二氧 化硅(SiO₂)保护层沉积方法。以PECVD沉积硅氧化物，通常是使用四乙氧基硅烷 和氧气(TEOS+O₂)或硅烷和一氧化二氮(SiH₄+N₂O)作为来源气体，其中前者较后者 提供了更佳的薄膜品质。基于TEOS的硅氧化物PECVD工艺难以大型化，特别是 难以处理表面积为43,000cm²及以上的基板。然而，基于SiH₄的硅氧化物PECVD 工艺可以大型化以处理表面积为43,000cm²及以上的基板。在沉积第一层保护层 802之前，对于有源层进行N₂O等离子体或O₂等离子体处理，可以让基于TEOS 的硅氧化物PECVD工艺大型化以处理表面积为43,000cm²及以上的基板。一旦第 一层及第二层保护层802、902被沉积完毕，即完成薄膜晶体管900。

一般而言，N₂O等离子体或O₂等离子体处理可在介于约0.8托耳(Torr)与约 2.5托耳之间的腔室压力下进行。施加于电极以激发等离子体和维持等离子体的射 频功率可介于约0.083瓦/平方厘米(watts/cm²,W/cm²)与约1.0瓦/平方厘米之间。在 等离子体处理过程中，基板可维持在介于约150oC与270oC之间的温度。基板与电 极间的间隔距离可介于约500密耳(mils)与约1100密耳之间。特别是对于N₂O等 离子体处理而言，压力可介于约0.8托耳与约1.2托耳之间，而间隔距离则保持在 介于约500密耳与约800密耳之间，以维持等离子体的均匀分布。

表

步骤 1 2 3 4 5 6 7 时间(秒) 120 30 30 15 158 15 97 工艺功率设定点 0 0 600 0 715 0 600 工艺间隔距离(密耳) 500 500 500 500 500 800 800 工艺压力(毫托耳) 800 12000 1200 800 800 1200 1200 N₂O 5658 5658 5658 5658 5658 0 0 N₂0 0 0 0 0 3500 3500 NH₃0 0 0 0 0 600 600 SiH₄0 0 0 48 48 60 60

上表显示根据一实施例的工艺条件，不仅用于N₂O等离子体处理，也用于形 成第一及第二保护层。上表中的各步骤于同一处理腔室在原处进行，该处理腔室例 如是可购自应用材料公司的子公司AKT(加州，圣克拉拉)的PECVD处理腔室。本 领域普通技术人员应能明白，工艺亦可在其他腔室中进行，这些其他腔室包含了其 他制造商出售的腔室。上表所列的工艺条件于其大小可处理表面积约为2,000cm²的基板的处理腔室中进行。

在步骤1，以约为5658sccm的流率将N₂O供应至处理腔室中，并将基板以约 500密耳的距离与气体分布喷头间隔开来。处理腔室的压力维持在约800毫托耳 (mTorr)约120秒。在步骤1中，并无其他气体被供应至处理腔室。接着，在步骤2， 将基板与气体分布喷头间的间隔距离维持于约500密耳，并以一段超过约30秒的 时间将腔室压力增加至约1200毫托耳。步骤2中，没有其它的气体被供应至处理 腔室，位于处理腔室内的N₂O气体被激发而形成等离子体。在步骤2中，继续以 约5658sccm的流率供应N₂O气体。在步骤3，处理腔室的压力已达到约1200毫 托耳。基板与气体分布喷头的间隔距离维持在约500密耳，且N₂O气体的流率维 持在约5658sccm。在一段持续约30秒的时间，将一射频偏压施加至气体分布喷 头，以将N₂O气体激发成等离子体。射频偏压约为600W，射频偏压的频率约为 13.56MHz。N₂O等离子体处理的功率密度介于约0.10W/cm²与约0.35W/cm²之间。

至此已完成N₂O等离子体处理，保护层的沉积可以开始进行。为使处理腔室 为第一层保护层的沉积做好准备，在步骤4关闭施加于喷头的射频偏压，并以一段 超过约15秒的时间将腔室压力降至约800毫托耳。在步骤4中，N₂O气体继续以 约5658sccm的流率流入腔室，且SiH₄气体开始以约48sccm的流率流入腔室。于 步骤4中，基板与气体分布喷头的间隔距离仍维持在约500密耳。步骤5始于将 SiH₄气体流与N₂O气体流分别维持在约48sccm与约5658sccm，并将基板与气体 分布喷头的间隔距离维持在约500密耳。约为800毫托耳的腔室压力被保持约158 秒，同时以约13.56MHz的频率将约715W的射频功率施加至气体分布喷头。在 步骤5完成时，由硅氧化物组成的第一层保护层是已沉积完毕。

在步骤6，处理腔室为第二层保护层的沉积做准备。步骤6中，处理腔室的压 力以一段超过约15秒的时间增加至约1200毫托耳，同时基板与气体分布喷头的间 隔距离增加至约800密耳。在步骤6中，关闭施加于喷头的射频偏压以及N₂O气 体流。另一方面，将SiH₄气体流率增加至约60sccm，而分别以约3500sccm与约 600sccm的流率供应N₂气体与NH₃气体。在步骤6之后，步骤7始于施加约为 600W、频率约为13.56MHz的射频偏压至喷头，持续约97秒。SiH₄、N₂及NH₃的流率分别维持在约60sccm、约3500sccm及约600sccm。在步骤7结束时，由 氮化硅组成的第二层保护层已被沉积于第一层保护层之上。在步骤1-7的各步骤 中，处理腔室被维持在介于约200℃与约250℃之间的温度下。以此方式，N₂O等 离子体处理、第一层保护层的沉积以及第二层保护层的沉积皆于同一腔室在原处进 行。

图10A－10C显示N₂O等离子体处理对于薄膜晶体管的影响。图10A显示 IGZO-SiO₂界面的化学状态呈现梯度变化。而图10B则显示由于缺少N₂O等离子 体处理，IGZO-SiO₂界面的化学状态呈现急剧地变化。用于为图10A及10B创建x 光光电子能谱深度分布所使用的光谱于深度方向每50埃进行分析。如图10C 所示，在未经N₂O等离子体处理的情况下，无法观察到具有薄膜晶体管特性的电 流-电压曲线。

图11为可用于生产本文所述的薄膜晶体管的PECVD装置的剖面图。该装置 包括腔室1100，在腔室1100中，一层或多层薄膜可沉积于基板1120之上。腔室 1100通常包括数个壁1102、底部1104及喷头1106，由该些壁1102、底部1104 与喷头1106限定工艺空间。基板支撑件1118设置于该工艺空间中。工艺空间通过 长条阀开口1108与外部相通，使得基板1120可被运送出、入腔室1100。基板支 撑件1118可耦接至致动器1116，以升降该基板支撑件1118。举升销1122可动地 设置贯穿基板支撑件1118，以将基板移向基板接收表面，或将基板移动以远离基 板接收表面。基板支撑件1118也可包括加热及/或冷却元件1124，以将基板支撑件 1118维持在所需的温度。基板支撑件1118亦可包括射频返回带1126，以在基板支 撑件1118周边提供射频返回路径。

喷头1106通过固定机构1150耦接至背板1112。喷头1106可通过一个或多个 固定机构1150耦接至背板1112，以协助避免下垂并/或控制喷头1106的直度/曲率。

气体源1132耦接至背板1112以提供气体，气体通过喷头1106中的气体通道 而提供至喷头1106与基板1120间的处理区域。真空泵1110耦接至腔室1100，以 将工艺空间控制在所需的压力。射频源1128通过匹配网络1190耦接至背板1112 及/或喷头1106，以便向喷头1106提供射频电流。该射频电流于喷头1106与基板 支撑件1118间建立电场，使得等离子体可由喷头1106与基板支撑件1118之间的 气体产生。

远程等离子体源1130，例如电感耦合的远程等离子体源1130，也可被耦接于 气体源1132与背板1112之间。在处理多个基板的工艺间隔中，可提供清洁气体至 远程等离子体源1130，以产生远程等离子体。来自远程等离子体的自由基可被提 供至腔室1100，以清洁腔室1100的组件。清洁气体更可通过提供至喷头1106的 射频源1128来激发。

喷头1106可额外地通过喷头悬臂1134耦接至背板1112。在一实施例中，喷 头悬臂1134为柔性金属裙边。喷头悬臂1134可具有端缘1136，而喷头1106可停 置于端缘1136上。背板1112可停置于凸部1114的上表面上，凸部1114与腔室壁 1102耦接以密封腔室1100。

通过在定义源极与漏极电极之后但于保护层或蚀刻停止层形成之前、以N₂O 等离子体或O₂等离子体处理IGZO薄膜晶体管或氧化锌薄膜晶体管的有源沟道， 可在等离子体损坏风险最小的情况下生产出一致的薄膜晶体管。

虽然以上发明内容针对本发明的各实施例，然而在不背离本发明的基本范围 的情况下，可以设计本发明的其他和进一步的实施例，且本发明的保护范围由所附 的权利要求来确定。