能降低邻近字线或晶体管影响的半导体器件及其制作方法

摘要

本发明提供了一种能降低邻近字线影响的半导体器件，包括有：基底；第一字线，设置在基底中，及漏极/源极掺杂区，设置在第一字线两侧的基底中，其中第一字线具有第一栅极沟渠，设置在基底中；第一栅极电极，设置在第一栅极沟渠内；第一栅极介电层，设置在第一栅极电极和基底之间；及至少一个第一电荷捕捉层，邻近第一栅极电极。

说明书

技术领域

本发明涉及一种半导体器件，特定是涉及一种能够减少邻近器件的影响 的半导体装置。

背景技术

场效应晶体管等存取晶体管会用在如动态随机存取存储(DRAM)单元等 的存储器结构中。存取晶体管可控制那些用来储存电荷的电容，此电荷亦即 代表了内存单元中内含的信息。

在DRAM阵列结构中，一条字线(word line)会与多个晶体管栅极耦接， 而一条位线(bit line)则会与多个晶体管漏极耦接。在DRAM阵列的运作期间， 位在所选字线与位线交接处的存取晶体管会被开启(ON)，以存取DRAM阵列 中的DRAM单元。

目前的DRAM单元尺寸越作越小，以降低制作成本并增加其运作速度。 然而，随着器件尺寸的缩减，DRAM阵列中的字线彼此的间距离越来越近。 在此状况下，当一晶体管栅极开启时，其通常会影响到邻近晶体管栅极的功 能运作。

发明内容

本发明的目的即在于提供一种可减少邻近字线或邻近晶体管影响的半导 体器件，以解决上述公知技术中的问题。

根据本发明一态样，其中提供了一种可减少邻近字线影响的半导体器件。 所述半导体器件包含：一基底、一设置在基底中的第一字线、一设置在第一 字线两侧基底中的源极/漏极掺杂区域。所述第一字线包含：一设置在基底中 的第一栅极沟渠、一设置在所述第一栅极沟渠中的第一栅极电极、一设置在 第一栅极电极与基底间的第一栅极介电层、以及至少一个邻近栅极电极的第 一电荷捕捉介电层，其中所述第一电荷捕捉介电层包含二氧化铪(HfO₂)、二 氧化钛(TiO₂)、二氧化锆(ZrO₂)、锗纳米晶层(germanium nanocrystal layer)、有 机电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中的x、y、q及z 为整数。

根据本发明另一态样，其中提供了一种能够减少邻近晶体管影响的半导 体器件，其包含：一基底、一设置在基底上的晶体管。所述晶体管包含：一 设置在基底上的第一栅极电极、一设置在所述第一栅极电极与基底之间的第 一栅极介电层、以及至少一个邻近第一栅极电极的第一电荷捕捉介电层，其 中所述第一电荷捕捉介电层包含二氧化铪(HfO₂)、二氧化钛(TiO₂)、二氧化锆 (ZrO₂)、锗纳米晶层(germanium nanocrystal layer)、有机电荷捕捉材料、 HfSiO_xN_y或MoSiO_qN_z、或其组合，其中的x、y、q及z为整数。

根据本发明另一态样，其中提供了一种能够减少邻近器件影响的半导体 器件，其包含：一基底、一设置在基底中的浅沟渠、以及一填入所述浅沟渠 中的电荷捕捉介电层，其中所述电荷捕捉介电层包含二氧化铪(HfO₂)、二氧 化钛(TiO₂)、二氧化锆(ZrO₂)、锗纳米晶层(germanium nanocrystal layer)、有机 电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中的x、y、q及z为 整数。

本发明的这类目的与其它目的将可在阅者读过下文中以多种图示与绘图 来描述的优选实施例的细节说明后变得更为显见。

附图说明

本说明书内含附图构成了本说明书的一部分，以使阅者能够对本发明实 施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一 起说明了其原理。在这些图示中：

图1至图4示意性地表示出根据本发明一第一优选实施例中一种能够减 少邻近字线影响的半导体器件的制作方法；

图5表示出本发明能够减少邻近字线影响的半导体器件的一变形态样；

图6表示出本发明能够减少邻近字线影响的半导体器件的另一变形态 样；

图7表示出用在本发明能够减少邻近字线影响的半导体器件中的字线的 数种变形态样；

图8示意性地表示出根据本发明一第三优选实施例中一种能够减少邻近 晶体管影响的半导体器件的制作方法；

图9示意性地表示出根据本发明一第四优选实施例中能够减少邻近晶体 管影响的半导体器件的一变形态样；

图10表示出用在本发明能够减少邻近晶体管影响的半导体器件中的晶 体管的数种变形态样；

图11示意性地表示出根据本发明一第五优选实施例中能够减少邻近晶 体管影响的半导体器件的一变形态样；

须注意本说明书中的所有图示皆为图例性质。为了清楚与方便图标说明 之故，图标中的各部件在尺寸与比例上可能会被夸大或缩小地呈现。图中相 同的参考符号一般而言会用来标示修改后或不同的实施例中对应或类似的特 征。

其中，附图标记说明如下：

具体实施方式

下文说明中将会提出许多特定的细节特征以使阅者能对本发明有通盘性 的了解，为了避免模糊本发明之焦点，本文中将不会详细揭露一些已知的系 统设置或是工艺步骤。

同样地，说明书中表示本发明装置实施例的图示为概图性质，其并未按 照实际比例绘制。在特殊情况下，其中的某些元件或部位的尺寸为清楚呈现 之故将会予以夸示。再者，为清楚及简单的说明或描述之故，在文中所揭露 诸多具有某些共同特征的实施例中，相同或相似的特征一般会以相同的元件 符号来描述。

图1至图4示意性地表示出根据本发明一第一实施例中一种能降低邻近 字线影响的半导体器件的制作方法。

如图1所示，首先提供一基底10。接着，一浅沟渠12会形成在基底10 中。之后，形成一衬里层14在浅沟渠12的内侧壁上。接着形成一隔离(材质) 层16来填满浅沟渠12。如此，即完成一浅沟渠隔离结构(STI)18的制作。隔 离层16可为一单一材质层或一复合材质层。上述复合材质层会由多种不同的 材质层所构成。再者，假如前述的隔离层16是一单一材质层，则隔离层16 可能是用一种电荷捕捉介电质来形成，如二氧化铪(HfO₂)、二氧化钛(TiO₂)、 二氧化锆(ZrO₂)、锗纳米晶层(germanium nanocrystal layer)、有机电荷捕捉材 料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中的x、y、q及z为整数。上述 的有机电荷捕捉材料可为聚α-甲基苯乙烯(Poly(α-methylstyrene))。

另一方面，假如上述的隔离层16为一复合材质层，隔离层16将可由至 少一个电荷捕捉介电质与至少一个传统介电质的组合来形成。上述传统介电 质可为氧化硅(SiO₂)或氮化硅(Si₃N₄)。

根据另一优选实施例，隔离材质层16亦可能仅由一公知的介电层(如SiO₂) 所构成。

图2至图4将配合下文描述来说明一种制作两相邻字线的方法。上述两 相邻字线适合应用在DRAM领域。如图2所示，STI结构18两侧的基底10 中形成有两栅极沟渠20，320。栅极沟渠20，320最好皆与SIT结构18相邻。 两栅极介电层22，322接着会在相同的制作步骤中分别形成在栅极沟渠20， 320的内侧壁上。栅极介电层22，322可为SiO₂。如图3所示，两栅极电极24， 324会分别形成在栅极沟渠20的一下部L₁与栅极沟渠320的一下部L₂。其 后，两电荷捕捉介电层26，326会分别形成在栅极沟渠20的一上部U₁与栅极 沟渠320的一上部U₂。更特定来说，电荷捕捉介电层26会顺应地沿着栅极 介电层22与栅极电极24顶部形成，而电荷捕捉介电层326则会顺应地沿着 栅极介电层322与栅极电极324顶部形成。电荷捕捉介电层26，326可选择性 地分别与栅极电极24，324接触。在较佳的情况下，电荷捕捉介电层26会与 栅极电极24接触，而电荷捕捉介电层326会与栅极电极324接触，但并未局 限于此。电荷捕捉介电层26，326皆可为一单一材质层或一复合材质层。

假如电荷捕捉介电层26是一单一材质层，该电荷捕捉介电层26可使用 单一种电荷捕捉介电质来形成，如二氧化铪(HfO₂)、二氧化钛(TiO₂)、二氧化 锆(ZrO₂)、锗纳米晶层、有机电荷捕捉材料、HfSiOxNy或MoSiOqNz、或其 组合，其中x、y、q及z为整数。上述的有机电荷捕捉材料可为聚α-甲基 苯乙烯(Poly(α-methylstyrene))。

另一方面，假如电荷捕捉介电层26亦可使用至少一个电荷捕捉介电质与 至少一个传统介电质来形成。上述传统介电质可为氧化硅(SiO₂)或氮化硅 (Si₃N₄)或其它介电质。

同样地，当电荷捕捉介电层326为一单一材质层时，用来制作电荷捕捉 介电层326的材料将可以从上述用来制作电荷捕捉介电层26的材料中选出。

假如电荷捕捉介电层26为一复合材质层时，该复合材质层的至少一个层 结构可以前述的电荷捕捉介电质来形成，而该复合材质层的至少另一层结构 可以传统的SiO₂薄膜或Si₃N₄薄膜来形成。同样地，当电荷捕捉介电层326 为一复合材质层时，制作电荷捕捉介电层326的材料将可从上述用来制作具 有复合材质层的电荷捕捉介电层26的材料中选出。尽管图3中电荷捕捉介电 层26，326是以相同的结构来表示，然而，其非一定皆要以同样的材质来制作。 它们可具有个别的结构。举例来说，电荷捕捉介电层26可为单一材质层，而 电荷捕捉介电层326可为一复合材质层。

接下来，栅极沟渠20的上部U₁与栅极沟渠320的上部U₂会分别形成并 填入有一盖层28与328。盖层28可为SiO₂、Si₃N₄或任何前述电荷捕捉介电 质的结合。于此，便完成了本发明两相邻字线30，330的制作。须注意尽管字 线30，330之间设置有一STI结构18，字线30，330在本实施例中仍旧是定义 为两相邻的字线。

如图4所示，字线30，330两侧的基底10中会分别形成一源极/漏极掺杂 区32，34。于此，便完成了一种能降低邻近字线36影响的半导体器件的制作。

图4示意性地表示出根据本发明一第二优选实施例中一种能降低邻近字 线影响的半导体器件。如图4所示，上述能降低邻近字线影响的半导体器件 包含有一基底10、两字线30，330、及两源极/漏极掺杂区32，34。字线30，330 皆嵌在基底10中，更特定来说，字线30，330皆为设置在基底10中的埋入式 结构。两源极/漏极掺杂区32，34会分别设置在字线30，330的两侧。

上述的字线30包含一设置在基底10中的栅极沟渠20、一设置在栅极沟 渠20下部L₁的栅极电极24、一设置在栅极沟渠20内侧壁的栅极介电层22、 以及一夹设在栅极电极24与基底10之间的栅极介电层22、一邻近栅极电极 24的电荷捕捉介电层26。更特定来说，电荷捕捉介电层26会设置在栅极沟 渠20的上部U₁内并可选择性地与栅极电极24接触，但不局限于此。视需求 的不同，电荷捕捉介电层26亦可能不与栅极电极24接触。在较佳的情况下， 电荷捕捉介电层26会顺应地沿栅极介电层22设置在栅极电极24的顶面上或 上方。

字线330最好与字线30具有相同的结构。字线330包含一栅极沟渠320 设置在基底10中、一栅极电极324设置在栅极沟渠320的下部L₂、一栅极介 电层322设置在栅极沟渠320的内侧壁上并夹设在栅极电极324与基底10之 间、一电荷捕捉介电层326邻近栅极电极324。更特定来说，电荷捕捉介电 层326会设置在栅极沟渠320的上部U₂中并可选择性地与栅极电极324接触， 但不局限于此。在较佳的情况下，电荷捕捉介电层326会顺应地沿着栅极介 电层322设置在栅极电极324的顶面上或上方。

电荷捕捉介电层26，326可为个别独立的单一材质层或复合材质层。上述 复合材质层会由多种不同的材质层构成。假如电荷捕捉介电层26或电荷捕捉 介电层326是一单一材质层，该电荷捕捉介电层26或电荷捕捉介电层326可 以单种电荷捕捉介电质来形成，例如二氧化铪(HfO₂)、二氧化钛(TiO₂)、二氧 化锆(ZrO₂)、锗纳米晶层、有机电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其 组合，其中x、y、q及z为整数。上述的有机电荷捕捉材料可为聚α-甲基 苯乙烯(Poly(α-methylstyrene))。

假如电荷捕捉介电层26或电荷捕捉介电层326为一复合材质层，电荷捕 捉介电层26或电荷捕捉介电层326可采用前述电荷捕捉介电质、加上一SiO₂薄膜、一Si₃N₄薄膜或其它传统介电值的组合来形成。举例言之，电荷捕捉介 电层26可能是由两种电荷捕捉介电质构成，如TiO₂、ZrO₂、及一SiO₂薄膜， 而电荷捕捉介电层326可能仅由HfO₂构成。

栅极沟渠20的上部U₁与门极沟渠320的上部U₂会分别设置有一盖层28， 328。盖层28，328可采用SiO₂或Si₃N₄或任何前述电荷捕捉介电质的组合来 制作。

本发明能够降低邻近字线36影响的半导体器件更可包含一STI结构18 嵌在字线30，330之间的基底10中。

请参照图4，STI结构18包含一浅沟渠12设置在基底10中，一隔离材 质层16填入浅沟渠12中。该隔离材质层16可为SiO₂或一电荷捕捉介电层。 隔离材质层16可以是一单一材质层或是复合材质层。

假如隔离材质层16是一单一材质层，上述电荷捕捉介电层可以单种电荷 捕捉介电质来形成，如二氧化铪(HfO₂)、二氧化钛(TiO₂)、二氧化锆(ZrO₂)、 锗纳米晶层、有机电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中x、 y、q及z为整数。上述的有机电荷捕捉材料可为聚α-甲基苯乙烯(Poly(α -methylstyrene))。

另一方面，假如隔离层16为一复合材质层，该隔离层16亦可使用至少 一种电荷捕捉介电质与至少一种传统介电质的组合来形成。上述传统的介电 值可为SiO₂、Si₃N₄、或其它传统介电质。

再者，本发明能够降低邻近字线36影响的半导体器件更可包含一源极/ 漏极掺杂区32，34分别形成在字线30，330两侧的基底10中。

此外，如图5所示，STI结构18可以一隔离栅530来取代，该隔离栅530 可能是由与字线30的相同结构建置而成。更特定来说，隔离栅530会包含一 设置在基底10中的栅极沟渠520、一设置在栅极沟渠520的下部L₃的栅极电 极524、一设置在栅极沟渠520内侧壁上且夹置在栅极电极524与基底10之 间的栅极介电层522、以及一邻近栅极电极524的电荷捕捉介电层526。在较 佳的情况下，电荷捕捉介电层526会顺应地沿着栅极介电层522设置在栅极 电极524的顶面上或上方。

电荷捕捉介电层526可为一单一材质层或一复合材质层。上述复合材质 层会由多种不同的材质层构成。假如电荷捕捉介电层526是一单一材质层， 该电荷捕捉介电层526可以单种电荷捕捉介电质来形成，如二氧化铪(HfO₂)、 二氧化钛(TiO₂)、二氧化锆(ZrO₂)、锗纳米晶层、有机电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中x、y、q及z为整数。上述有机电荷捕捉材 料可为聚α-甲基苯乙烯(Poly(α-methylstyrene))。另一方面，假如电荷捕捉 介电层526为一复合材质层，该电荷捕捉介电层526将可使用至少一个电荷 捕捉介电质与至少一个传统的介电质的组合来形成。上述传统的介电质可为 SiO₂、Si₃N₄、或其它介电质。

在另一实施例中，如图6所示，图4中的字线30，330可共享一个共同源 极321，且STI结构18不会设置在字线30，330之间。

图7表示出可用在本发明能够降低邻近字线影响的半导体器件中数种不 同的字线变化型态，其中相同的元件符号代表类似或相同的部位、区域或元 件等。

因为字线30，330基本上是相同的结构，故下文中的描述将仅绘示出字线 30。视不同的产品设计而定，设置在栅极沟渠上部U₁中的电荷捕捉介电层可 能是一单一层结构或是复数层结构。举例来说，如图7(a)所示，另一电荷捕 捉介电层126设置在盖层28与电荷捕捉介电层26之间。两电荷捕捉介电层 26，126可以不同材质构成，例如，电荷捕捉介电层26可以HfO₂制成，而电 荷捕捉介电层126可以ZrO₂制成。

根据图7(b)中所示的变化型态，栅极介电层22可能仅会设置在栅极沟渠 20的下部L₁，而图4所述的盖层28能会可整个移除。换句话说，结构中仅 存有一个电荷捕捉介电层24设置在栅极沟渠22的上部U₁。

根据第7(c)图所示的变化型态，闸极介电层22可能仅设置在闸极沟渠20 的下部L1。再者，电荷捕捉介电层26可位在闸极沟渠20上部U1的侧壁与 门极电极24的顶面上。盖层28可设置在闸极沟渠20的上部U1。盖层28的 两侧壁及底部可为电荷捕捉介电层26所围绕。

第8图示意性地描绘出根据本发明一第三较佳实施例中一种能降低邻近 晶体管影响的半导体器件，其中相同的元件符号系代表类似或相同的部位、 区域、或元件等。

请同时参照图4与图8，图4中字线30，330的观念可以应用到图8中所 示的两相邻平面式晶体管131，431中。如图8所示，能降低邻近晶体管136 影响的半导体器件可包含两个平面式晶体管131，431。栅极结构130会包含 一设置在基底10上的栅极电极124、一设置在栅极电极124与基底10之间 的栅极介电层122。一电荷捕捉介电层设置在栅极电极124的顶面上或上方。 一盖层128覆盖在电荷捕捉介电层226上。栅极结构430会包含一设置在基 底10上的栅极电极424、一设置在栅极电极424与基底10之间的栅极介电 层422。一电荷捕捉介电层426设置在栅极电极424的顶面上或上方。一盖 层428覆盖在电荷捕捉介电层426上

电荷捕捉介电层226或电荷捕捉介电层426可为一电荷捕捉介电质的单 一层结构，包含二氧化铪(HfO₂)、二氧化钛(TiO₂)、二氧化锆(ZrO₂)、锗纳米 晶层、有机电荷捕捉材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中x、y、q 及z为整数。上述的有机电荷捕捉材料可为聚α-甲基苯乙烯(Poly(α -methylstyrene))。电荷捕捉介电层226或电荷捕捉介电层426可为一复合材质 层，其包含至少一个前述的电荷捕捉介电质及至少一个传统的介电值，如一 SiO₂膜、一Si₃N₄膜、或是其它介电质。

上述盖层128，428的材质可为SiO₂或Si₃N₄。再者，栅极电极124，424 的两侧可分别设置有一对间隙壁40，440。而平面式闸极结构130，430两侧的 基底中可分别设置有一源极/漏极掺杂区32，34。因此，平面式栅极结构130 与源极/漏极掺杂区32会形成一平面式晶体管131，而平面式栅极结构430与 源极/漏极掺杂区34会形成一平面式晶体管431。平面式晶体管131，431之间 的基底10中还可以选设一STI结构18。该STI结构18已在图4的描述中有 所说明，在此不多予赘述，详情请参照图4。

须注意尽管平面式晶体管131，431之间设置有一STI结构18，平面式晶 体管131，431在本实施例中仍是定义成两相邻的平面式晶体管。

图9示意性地描绘出根据本发明一第四优选实施例中一种能降低邻近晶 体管影响的半导体器件的变化态样，其中相同的元件符号代表类似或相同的 部位、区域、或元件等。如图9所示，平面式晶体管131，431会设置在基底 10中，且该两者间并未设有STI结构。

图10表示出可用在本发明能降低邻近字线影响的半导体器件中的平面 式晶体管的数种变化态样，其中相同的元件符号代表类似或相同的部位、区 域、或元件等。因为平面式晶体管131，431基本上为相同的结构，下文说明 中将仅就平面式晶体管131来描述。

如图10(a)所示，电荷捕捉介电层226可设置在栅极电极124顶部以外的 两侧壁上。间隙壁40可覆盖在该电荷捕捉介电层226。

如图10(b)所示，图10(a)中的盖层128可以电荷捕捉介电层226来取代。

图11示意性地描绘出根据本发明一第五优选实施例中一种能降低邻近 元件影响的半导体元件，其中相同的元件符号代表类似或相同的部位、区域、 或元件等。

如图11所示，上述能降低邻近元件236影响的半导体器件包含一设置在 基底10中的STI结构118。STI结构118由一浅沟渠112、一衬里层114、及 至少一个填入该浅沟渠112中的隔离层326所组成。衬里层114沿着浅沟渠 112的内侧壁与底部而设置。隔离层326可为一单一材质层或一复合材质层。 上述复合材质层是由多种不同的材质层所构成。再者，假如前述的隔离层326 是一单一材质层，该隔离层326可使用单种电荷捕捉介电质来形成，如二氧 化铪(HfO₂)、二氧化钛(TiO₂)、二氧化锆(ZrO₂)、锗纳米晶层、有机电荷捕捉 材料、HfSiO_xN_y或MoSiO_qN_z、或其组合，其中x、y、q及z为整数。上述 的有机电荷捕捉材料可为聚α-甲基苯乙烯(Poly(α-methylstyrene))。

另一方面，假如上述隔离层326为一复合材质层，该隔离层326可采用 至少一个电荷捕捉介电质与至少一个传统的介电质的组合来形成。上述传统 的介电质可为SiO₂或Si₃N₄。

电荷捕捉介电层会捕捉电荷，陷在电荷捕捉介电质中的电荷可为正电荷 或负电荷。根据本发明一优选实施例，在电荷捕捉介电质中的电荷为正电荷。 当施加一电压到栅极结构时，电荷捕捉介电层可提供电荷来形成一位在栅极 结构下方的信道。故可在邻近的字线或邻近的晶体管开启时可保持原字线或 晶体管功能的稳定。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本 领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。