带有窄沟槽发射极的横向PNP双极晶体管

摘要

本发明公开了一种横向双极晶体管包括沟槽发射极和沟槽集电极区，以制备极窄发射极区，从而提高发射极效率。利用相同的沟槽工艺，制备发射极/集电极沟槽以及沟槽隔离结构，从而无需使用额外的处理步骤，就能制备沟槽发射极和集电极。在本发明的实施例中，可以利用离子植入到形成在半导体层中的沟槽，制备沟槽发射极和沟槽集电极区。在其他实施例中，可以通过重掺杂多晶硅填充沟槽的掺杂物向外扩散，制备沟槽发射极和沟槽集电极区。

说明书

技术领域

本发明涉及横向双极晶体管，尤其是带有沟槽发射极和沟槽集电极的横向双极晶体管，发射区很窄，以提高发射极效率。

背景技术

横向双极晶体管含有形成在衬底中的发射极和集电极区，作为晶体管的基极。制备发射极和集电极，使衬底区域中的横向电流远离衬底表面。已知横向PNP双极晶体管，但现有的横向PNP双极晶体管通常性能有限。

此外，横向PNP双极晶体管与寄生衬底PNP器件有关。在垂直方向上，寄生PNP器件形成在P-发射极、N-基极以及P-衬底之间。由于这种垂直寄生PNP器件具有很大的电流增益，为了避免干扰主横向PNP器件，必须禁止使用这种寄生器件。因此，大多数现有的横向PNP晶体管都含有一个N+掩埋层，在P-发射极下面，N+掩埋层的高掺杂有效地屏蔽了寄生器件的增益。

发明内容

依据本发明的一个实施例，横向双极晶体管包括一个第一导电类型的半导体衬底；一个形成在衬底上的第二导电类型的外延层，第二导电类型与第一导电类型相反；一个第一导电类型的第一掩埋层以及一个第二导电类型的第二掩埋层，都形成在衬底和外延层之间，第一外延层位于沟槽绝缘结构下方，第二掩埋层位于基极区下方；一个形成在外延层上方的电介质层；形成在电介质层和外延层中的第一和第二沟槽，至少用一个多晶硅层填充沟槽，通过电介质层，多晶硅层与每个沟槽至少底部绝缘，用第一导电类型的掺杂物掺杂多晶硅层；第一导电类型的第一和第二扩散区，形成在外延层中，包围着各自的第一和第二沟槽的侧壁，每个沟槽的多晶硅层都与各自的扩散区电接触，扩散区包围着各自沟槽的侧壁。在实际操作中，发射极区形成在第一沟槽和第一扩散区中，集电极区形成在第二沟槽和第二扩散区中。基极区形成在第一和第二扩散区之间的外延层中，第一和第二扩散区与第一和第二沟槽相连。第一沟槽中的多晶硅层形成在电介质层上方，延伸到一部分基极区上方，第一沟槽的多晶硅层的延伸部分作为基极区的一个场板。

依据本发明的另一方面，一种用于制备横向双极晶体管的方法包括制备第一导电类型的半导体衬底；在衬底中，制备第一导电类型的第一掩埋层以及第二导电类型的第二掩埋层，第二导电类型与第一导电类型相反，第一掩埋层位于沟槽绝缘结构下方，第二掩埋层位于基极区下方；制备第二导电类型的外延层，形成在衬底中；在外延层上方制备一个电介质层；在电介质层和外延层中制备第一和第二沟槽；制备第一导电类型的第一和第二扩散区，在外延层中，包围着各自的第一和第二沟槽的侧壁；制备一个衬里氧化层和一个第一多晶硅层，在每个沟槽的下部，通过衬里氧化层，第一多晶硅层和沟槽的侧壁绝缘；在每个沟槽的上部，制备一个第二多晶硅层，用第一导电类型掺杂第二多晶硅层，每个沟槽的第二多晶硅层都与包围着各自沟槽的各自的扩散区电接触；并且在电介质层上方，制备第一沟槽的第二多晶硅层的延伸部分，延伸到一部分基极区上方，第一沟槽的第二多晶硅层的延伸部分作为基极区的场板。在实际操作中，发射极区形成在第一沟槽和第一扩散区中，集电极区形成在第二沟槽和第二扩散区中。基极区形成在第一和第二扩散区之间的外延层中，第一和第二扩散区与第一和第二沟槽相连。

依据本发明的另一方面，一种用于制备横向双极晶体管的方法包括制备第一导电类型的半导体衬底；在衬底中，制备第一导电类型的第一掩埋层和第二导电类型的第二掩埋层，第二导电类型与第一导电类型相反，第一掩埋层位于沟槽绝缘结构下方，第二掩埋层位于基极区下方；制备第二导电类型的外延层，形成在衬底上；在外延层上方制备一个电介质掩膜层；在电介质掩膜层和外延层中制备第一和第二沟槽；除去电介质掩膜层；制备第二电介质层，在外延层上方以及第一和第二沟槽中；各向同性地刻蚀第二电介质层，使第二电介质层留在外延层顶面上以及每个沟槽的底部；在第二电介质层上方以及每个沟槽中，制备一个多晶硅层，用第一导电类型掺杂多晶硅层；形成多晶硅层图案，制备与每个沟槽相连的多晶硅区，并且制备在第二电介质层上方的第一沟槽的多晶硅层的延伸部分，并且延伸到基极区上方，第一沟槽的多晶硅层的延伸部分作为基极区的场板；使外延层和多晶硅层退火，通过掺杂物向外扩散，形成第一导电类型的第一和第二扩散区，在外延层中，包围着各自的第一和第二沟槽侧壁，每个沟槽的多晶硅层都与包围着各自沟槽侧壁的各自的扩散区电接触。在实际操作中，发射极区形成在第一沟槽和第一扩散区中，集电极区形成在第二沟槽和第二扩散区中。基极区形成在第一和第二扩散区之间的外延层中，第一和第二扩散区与第一和第二沟槽相连。

附图说明

阅读以下详细说明并参照附图后，将更好地理解本发明。

图1A-1K表示依据本发明的实施例，用于制备横向PNP双极晶体管的工艺步骤的剖面图。

图2表示依据本发明的第一可选实施例，一种横向PNP双极晶体管的剖面图。

图3表示依据本发明的第二可选实施例，一种横向PNP双极晶体管的剖面图。

图4A-4H表示依据本发明的第三可选实施例，用于制备横向PNP双极晶体管的工艺步骤的剖面图。

图5A-5J表示依据本发明的可选实施例，用于制备横向PNP双极晶体管的工艺步骤的剖面图。

图6表示依据本发明的第四可选实施例，一种横向PNP双极晶体管的剖面图。

图7表示依据本发明的第五可选实施例，一种横向PNP双极晶体管的剖面图。

图8A至8J表示依据本发明的可选实施例，用于制备横向PNP双极晶体管的工艺步骤的剖面图。

图9A至9D表示依据本发明的可选实施例，用于制备横向PNP双极晶体管的工艺步骤的剖面图。

图10表示依据本发明的一个实施例，一种横向沟槽双极晶体管的剖面图。

图11表示依据本发明的一个实施例，一种与LDMOS晶体管的相结合的横向PNP双极晶体管的剖面图。

具体实施方式

下面结合附图和实施例对本发明的技术方案做进一步地说明。

依据本发明的原理，横向双极晶体管包括沟槽发射极和沟槽集电极区，以形成极窄发射极区，从而提高发射极效率。本发明所述的横向双极晶体管的一个显著特点是，使用与制备发射极/集电极沟槽以及沟槽隔离结构相同的沟槽工艺，因此不需要为制备沟槽发射极和集电极进行额外的处理工艺。在本发明的实施例中，横向双极晶体管为PNP双极晶体管。在本发明的实施例中，可以利用离子植入到形成在半导体层中的沟槽中，形成沟槽发射极和沟槽集电极区。在其他实施例中，通过从重掺杂的多晶硅填充沟槽向外开始掺杂物，制备沟槽发射极和沟槽集电极区。

依据本发明的另一方面，利用相同导电类型的多个外延层，制备带有深发射极和深集电极区的横向双极晶体管。制备深发射极和深集电极区，并没有使用沟槽。在一个实施例中，制备带有两个或多个N-型外延层的横向PNP双极晶体管。重掺杂P+区形成在每个外延层中，互相垂直对准，退火、以及深发射极和深集电极区形成后，使重掺杂区扩散并合并在单独的垂直扩散区中。

在本发明的其他实施例中，利用沟槽发射极和沟槽集电极区，制备横向沟槽PNP双极晶体管。可以对横向沟槽PNP晶体管设置门限，以便控制击穿电压。在另一个实施例中，横向PNP双极晶体管与LDMOS晶体管合并，获得了很好的性能。

本发明所述的横向双极晶体管，具有良好的性能，提高了发射极和集电极效率。横向双极晶体管也实现了最小化的衬底植入以及寄生衬底PNP效应。更重要的是，本发明所述的横向双极晶体管在高电流密度下获得了高电流增益。此外，本发明所述的横向双极晶体管的制备工艺，可以与标准CMOS或BCD（双极-CMOS-DMOS）工艺兼容。因此，本发明所述的横向双极晶体管可以与现有的制备工艺轻松集成。

（1）利用沟槽发射极和集电极的隔离结构，在沟槽中自动植入P+的横向PNP。

在本发明的第一个实施例中，通过将离子植入到半导体层中所形成的沟槽侧壁内，制备沟槽发射极和沟槽集电极。沟槽的底部内衬薄侧壁氧化层，剩余部分用多晶硅填充。沟槽底部的薄侧壁氧化层的作用是，阻止沟槽底部拐角的发射极-至-基极击穿。

参见图1A至1K，将详细介绍本发明所述的横向PNP晶体管的制备工艺及结构。参见图1A至1K，横向PNP晶体管形成在P-型硅衬底（P-Sub）10上。在粒子植入工艺前，形成P+掩埋层14和N+掩埋层16，缓冲氧化层12形成在衬底10的顶面上。利用各自的掩埋和粒子植入工艺，制备P+掩埋层（P+ BL）14和N+掩埋层（N+ BL）16。可以进行一次或多次退火，驱动植入掺杂物，从而构成如图1A所示的掩埋层。

然后，除去缓冲氧化层12，在衬底10上制备一个N-型外延层（N-Epi）18，如图1B所示。在一些实施例中，制备缓冲氧化物，进行掩膜和高剂量的磷离子植入，制备N+沉降片20，N+沉降片20为重掺杂N-型区，用于接触N+掩埋层。在本发明的一些实施例中，N+沉降片20是可选的，可以省去。在一个可选实施例中，将N-型外延层18掺杂到N-阱通常使用的掺杂能级。

形成N-外延层18之后，在外延层上制备一个厚氧化物硬掩膜22，作为电绝缘的电介质层。首先，形成氧化物硬掩膜22的图案，限定沟槽在外延层中形成的区域。向下刻蚀氧化物硬掩膜22，刻蚀到衬底表面。然后，在刻蚀裸露的衬底的地方，进行沟槽刻蚀，形成窄沟槽24，以便制备沟槽发射极和集电极以及较宽的沟槽26，形成沟槽隔离结构，如图1C所示。在这种方式下，利用单独的沟槽刻蚀工艺，制备发射极/集电极沟槽以及隔离沟槽。沟槽隔离结构的沟槽开口26较宽，因此沟槽在外延层中刻蚀得比沟槽24更深。在一些实施例中，可以选择进行圆孔刻蚀，使沟槽底部变得平滑。

然后，进行P-型离子植入工艺，在沟槽24和26的侧壁上植入P-型掺杂物，构成P-型区28，如图1D所示。在一个实施例中，通过P-型离子注入，使P-型植入触及沟槽26的侧壁和底部，使之隔离。然而，选取氧化物硬掩膜的厚度、窄沟槽24的宽度以及植入的倾斜角，使沟槽24的底部不受任何P-型植入物的影响。在一些实施例中，可以选择进行N-型沟槽底部补偿植入，以便在窄沟槽24的下方形成N+区30，如图1D所示。补偿植入是可选的，当P-型植入的倾斜角不足以避免将P-型掺杂物引入到窄沟槽24的底部时，可以使用补偿植入。

然后，如图1E所示，在沟槽开口24、26中，沉积或热生长一个薄层氧化物32。氧化层32也称为沟槽衬里氧化物，内衬沟槽底部和沟槽侧壁。氧化层32最好具有良好的工艺覆盖度，一致地覆盖沟槽侧壁和底部。在一个实施例中，氧化层32是一层高温热氧化物（HTO）。然后，沉积多晶硅层34，填充沟槽24、26，并且在沟槽衬里氧化物32的表面上构成多晶硅层以及氧化物硬掩膜22，如图1E所示。在一些实施例中，通过P+掺杂工艺，对沉积的多晶硅层进行掺杂。

首先将多晶硅层34回刻到在氧化物硬掩膜22上方的沟槽衬里氧化物32的顶部，如图1F所示。然后，进一步过度刻蚀多晶硅层34，使多晶硅层在硅表面下方凹陷，也就是说，在N-外延层18的顶面以下，如图1G所示。其次，通过各向同性的氧化物刻蚀，除去裸露的沟槽衬里氧化物32，如图1H所示。因此，沟槽24、26被多晶硅34部分填充，通过沟槽衬里氧化物32，作为电介质层，多晶硅34与N-外延层绝缘。只要多晶硅34和沟槽衬里氧化物32仅填充一部分沟槽，就可以改变多晶硅34和沟槽中的沟槽衬里氧化物32的高度。多晶硅/沟槽衬里氧化层的确切高度，对于实施本发明并不重要，只要在窄沟槽24的侧壁上保留充足的裸露硅，以便于形成到P+区28的电接触即可。更确切地说，沟槽24底部剩余部分的沟槽衬里氧化物32为沟槽底部提供电绝缘，使沟槽底部区域传导闭锁。

沉积另一个多晶硅层36，填充沟槽24、26的剩余部分，在氧化物硬掩膜22的表面上方制备一个多晶硅层，如图1I所示。用P-型掺杂物掺杂多晶硅层36，构成一个重掺杂的P+多晶硅层。然后，形成多晶硅层36的图案，制备集电极互连环38以及发射极场板40，如图1J所示。这时，扩散沟槽24侧壁附近P+区28的植入掺杂物，构成P+扩散区28a以及P+扩散区28b。还扩散P+区在隔离沟槽26以及P+掩埋层14的侧壁处的植入掺杂物，并且在垂直方向上相互重叠，从而构成隔离结构45，如图1J所示。进一步形成多晶硅层36的图案，构成隔离结构场板42。然后，通过在电介质层上方形成金属互连，完成横向PNP双极晶体管，如图1K所示。

图1K表示利用上述含有可选N+沉降片20的制备工艺，制备完整的横向PNP双极晶体管。在电介质层（例如BPSG层）44中的接触开口上方，制备到PNP晶体管的发射极、集电极和基极端的金属接头。更确切地说，制备集电极接头46，形成到集电极互连环38的电接触，制备发射极接头48，形成到发射极场板40的电接触，制备基极接头50，形成到N+沉降片20的电接触。在这种方式下，制备横向PNP双极晶体管，发射极形成在P+扩散区28a中，集电极形成在P+扩散区28b中，基极形成在N-外延层18中。在本实施例中，所形成的集电极作为包围着发射极的一个环结构。基极是P+扩散区28a和P+扩散区28b之间的距离。

N+沉降片20电接触N+掩埋层的作用在于，降低基极电阻，从而使P+发射极、N-外延基极以及P-衬底10构成的垂直寄生PNP晶体管失效。因此，所形成的横向PNP晶体管更加稳固，免受不必要的寄生衬底传导的影响。此外，发射极场板40覆盖着基极区，作为基极区的静电屏蔽，有提高晶体管电流增益的作用。更确切地说，发射极场板具有屏蔽基极区在重叠的氧化层中建立静电场的作用，我们已经知道这种静电场会产生过量的泄露，击穿电压的降低以及电流增益的降低。因此，所制备的横向PNP双极晶体管很稳固，同时具有很高的性能。

图2表示横向PNP双极晶体管的一个可选实施例，其制备方式与图1K所示的横向PNP晶体管的制备方式相同，但是添加了包围着发射极和集电极扩散区的横向扩散基极区。参见图2，利用与上述图1A至1K所示基本相同的制备工艺，制备横向PNP晶体管60。然而，制备横向PNP晶体管60所使用的掺杂水平低于标准的基极掺杂水平。也就是说，N-外延层68的掺杂水平低于以上实施例中N-外延层18所用的掺杂水平。然后，在植入P+区28之前，通过额外的N-基极植入工艺，就像P+植入那样，在全部沟槽附近制备N-基极区62。驱动工艺后，在全部沟槽附近都形成了N-基极区62。N-基极区62的掺杂水平高于N-外延层68的掺杂水平。尽管，N-基极植入也引入到要制备隔离结构的宽沟槽中，但是后续的P+植入、驱动以及重掺杂P+掩埋层都将克服N-基极植入。因此，隔离沟槽引入N-基极植入物不会产生影响，而且N-基极植入也不需要任何掩膜工艺。N-基极植入和驱动后，参见上述图1A至1K所示的那样，进行P+植入以及后续的处理工艺。因此，所形成的横向PNP晶体管60包括一个横向扩散的窄基极，以获得更高的性能。

在横向PNP晶体管60中，基极包括部分N-外延层68，用两个邻近的N-基极区62之间的距离“d”表示。在这种情况下，可以利用窄沟槽之间设定的距离大小，将N-外延层保留在N-基极区之间。在图3所示的一个可选实施例中，在窄沟槽之间可以使用较小的间距，使N-基极区62相互靠近，横向PNP晶体管的基极中不存在任何N-外延层。从而使构成的横向PNP晶体管70通过横向扩散的窄基极，获取高性能。

可选实施例——氮化物掩膜

在上述实施例中，在外延层上方制备一个氧化物硬掩膜，并且覆盖用于制备沟槽。在外延层上保留氧化物硬掩膜，用于剩余的制备工艺，并且作为外延层的绝缘层。依据本发明的一个可选实施例，利用氮化物掩膜，在形成衬里氧化物之前，除去氧化物硬掩膜。图4A至4H表示依据本发明的可选实施例，制备横向PNP双极晶体管的工艺步骤。

参见图4A至4H，横向PNP晶体管形成在P-型硅衬底10上，N-型外延层18形成在横向PNP晶体管上。利用单独的掩膜和离子植入工艺，在衬底上制备P+掩埋层14和N+掩埋层16。通过一次或多次退火，驱动植入掺杂物，在衬底和外延层之间构成掩埋层，如图4A所示。在一些实施例中，通过制备缓冲氧化物或衬垫氧化物以及可选的N+沉降片植入工艺，制备N+沉降片到N+掩埋层。

形成N-外延层18之后，在外延层的缓冲氧化物上沉积一个氮化层82。然后，在氮化层上制备一个厚氧化物硬掩膜22。首先，形成氧化物硬掩膜22和氮化层82的图案，限定沟槽在外延层中形成的位置。氧化物硬掩膜22、氮化层82以及衬垫氧化物都向下刻蚀到外延层的硅表面。然后，通过沟槽刻蚀，刻蚀裸露的硅，构成窄沟槽24，用于形成沟槽发射极和集电极，构成较宽的沟槽26，用于形成沟槽隔离结构，如图4B所示。

然后，通过P-型离子植入工艺，在沟槽24和26的侧壁上植入P-型掺杂物，构成P-型区28，如图4C所示。在一个实施例中，植入工艺是利用硼，进行一种带旋转的复合倾斜植入。P-型离子植入的方式，使P-型植入触及沟槽24的侧壁和沟槽26的侧壁及底部。在一些实施例中，可以选择进行N-型沟槽底部补偿植入，以便在窄沟槽24下方，形成N+区30。

然后，除去氧化物硬掩膜22，保留氮化层82。在沟槽开口24、26中，沉积或热生长一薄层氧化物32，如图4C所示。氧化层32，也称为沟槽衬里氧化物，内衬沟槽底部和沟槽侧壁。在一个实施例中，氧化层32是一层高温热氧化物（HTO）。然后，沉积多晶硅层34，填充沟槽24、26，并且在沟槽衬里氧化物32和氮化层82的表面上制备一个多晶硅层，如图4C所示。在一些实施例中，通过P+掺杂工艺，掺杂沉积的多晶硅层。

首先，向下刻蚀多晶硅层34到氮化层82上方的沟槽衬里氧化物32上方，如图4D所示。然后，进一步过度刻蚀多晶硅层34，使多晶硅层在硅表面下方凹陷，也就是说，在N-外延层18的顶面以下，如图4E所示。接下来，通过各向同性氧化物刻蚀，除去裸露的沟槽衬里氧化物32，如图4F所示。使氮化层82裸露出来，并用多晶硅34部分填充沟槽24、26，通过沟槽衬里氧化物32，多晶硅34与N-外延层绝缘。

沉积另一个多晶硅层36，填充沟槽24、26的剩余部分，并且在氮化层82的表面上方制备一个多晶硅层，如图4G所示。用P-型掺杂物掺杂多晶硅层36，形成重掺杂的P+多晶硅层。然后，形成多晶硅层36的图案，构成互连环38和发射极场板40，如图4H所示。进一步形成多晶硅层36的图案，构成隔离结构场板42。然后，通过与上述图1K相同的方式，在电介质层上方，制备金属互连，从而制成横向PNP双极晶体管。在图4A至4H所示的制备工艺中，制备沟槽并植入P+离子之后，除去氧化物硬掩膜，仅保留氮化层，覆盖外延层。因此，所制成的横向PNP晶体管具有很高的性能。

（2）利用沟槽发射极和集电极的隔离结构，在沟槽中自动掺杂P+的横向PNP。

在本发明的第二实施例中，通过用重掺杂多晶硅填充半导体层中的沟槽，并且从掺杂的多晶硅填充物向外扩散掺杂物，自动掺杂沟槽侧壁，制备沟槽发射极和沟槽集电极。在沉积多晶硅之前，在沟槽底部制备一个氧化层。氧化层提供绝缘，并防止在沟槽的底部拐角处发生发射极到基极的击穿。

参见图5A至5J，它们将详细介绍本发明所述的横向PNP晶体管的制备工艺及结构。参见图5A至5J，横向PNP晶体管形成在P-型硅衬底10上。在离子植入工艺之前，缓冲氧化层12形成在衬底10的顶面上，然后形成P+掩埋层14和N+缓冲层16。利用各自的掩膜和离子植入工艺，制备P+掩埋层14和N+掩埋层16。通过一次或多次退火，驱动植入掺杂物，从而构成掩埋层，如图5A所示。

然后，除去缓冲氧化层12，并且在衬底10上形成N-型外延层18，如图5B所示。在一些实施例中，制备缓冲氧化物，通过掩膜和高剂量的磷离子植入工艺，制备N+沉降片20，N+沉降片20为重掺杂的N-型区，以便接触N+掩埋层。在一个可选实施例中， 将N-型外延层18掺杂到N-阱通常使用的掺杂水平。

制备N-外延层18之后，在外延层上制备一个厚的氧化物硬掩膜22。形成氧化物硬掩膜22的图案，限定沟槽在外延层中形成的位置。氧化物硬掩膜22向下刻蚀到外延层的硅表面。然后，通过沟槽刻蚀，刻蚀裸露的衬底，构成窄沟槽24，用于形成沟槽发射极和集电极，构成较宽的沟槽26，用于形成沟槽隔离结构，如图5C所示。通过这种方式，利用单独的沟槽刻蚀工艺，制备发射极/集电极沟槽和隔离沟槽。沟槽隔离结构的沟槽开口26较宽，因此在外延层中刻蚀的沟槽比沟槽24更深。在一些实施例中，可以选择圆孔刻蚀，使沟槽的底部平滑。

然后，除去氧化物硬掩膜22，在硅表面上沉积第二氧化层84。也就是说，外延层的顶部，沟槽的侧壁及底部都用第二氧化层84覆盖，如图5D所示。在一个实施例中，第二氧化层84都是高密度等离子（HDP）氧化物。HDP氧化物的沉积使厚氧化层位于沟槽的底部以及外延层上方，而薄氧化层沿沟槽的侧壁。然后，通过增稠工艺，使HDP氧化物致密。

然后，通过短湿氧化物刻蚀，除去沟槽侧壁上的薄氧化层，如图5E所示。通过氧化物刻蚀，外延层上方和沟槽底部的氧化层84仍然保留，但沟槽侧壁的氧化层84被除去。然后，可以选择进行掩膜和刻蚀工艺，除去沟槽26底部的氧化层84，用于形成隔离结构，如图5F所示。

沉积多晶硅层86，填充沟槽24、26，并且在氧化层84上方制备一个多晶硅层，如图5G所示。在本实施例中，多晶硅层86可以是P+重掺杂多晶硅层。然后，形成多晶硅层86的图案，以制备集电极互连环38以及发射极场板40，如图5H所示。进一步形成多晶硅层86的图案，以制备隔离结构场板42。然后，对整个器件退火，使P+重掺杂多晶硅层86的P+掺杂物向外扩散到沟槽24的侧壁中，以及沟槽26的侧壁及底部，如图5I所示。在窄沟槽24处，由于氧化层84仅保留在沟槽底部，防止窄沟槽底部的掺杂物向外扩散，因此P+区28仅沿沟槽侧壁形成。然而，在除去底部氧化物的宽沟槽26处，P+掺杂物从多晶硅层86开始，向外扩散到沟槽的侧壁和底部附近。隔离沟槽26的P+扩散区28延伸到外延层中，与P+掩埋层14合并，构成隔离结构，如图5I所示。

图5J表示利用上述制备工艺含有可选的N+沉降片20的横向PNP双极晶体管的一个实施例。到PNP晶体管的发射极、集电极以及基极端的金属接头，形成在电介质层（例如BPSG层）44的接触开口上方。更确切地说，集电极接头46用于电连接到集电极互连环38，发射极接头48用于电连接到发射极场板40，基极接头50用于电连接到N+沉降片20。在这种方式下，横向PNP双极晶体管的发射极形成在P+扩散区28a中，集电极形成在P+扩散区28b中，基极形成在N-外延层18中。在本实施例中，集电极作为环结构包围着发射极。基极为P+扩散区28a和P+扩散区28b之间的距离。如上所述，N+沉降片20电连接N+掩埋层的作用是，降低基极电阻，从而使器件中的垂直寄生PNP晶体管无效。因此，制备的横向PNP晶体管更加稳固，并且不受不良的寄生衬底传导的影响。此外，发射极场板40覆盖着基极区，作为基极区的静电屏蔽，可以提高晶体管的电流增益。横向PNP双极晶体管更加耐用，同时具有很高的性能。

图6表示横向PNP双极晶体管的一个可选实施例，其制备方式与图5J所示的横向PNP晶体管相同，但是添加了包围着发射极和集电极扩散区的横向扩散的基极区。参见图6，利用与上述图5A至5J相同的制备工艺，制备横向PNP晶体管90。然而，使用掺杂水平低于标准的基极掺杂水平的N-外延层68，制备横向PNP晶体管90。也就是说，N-外延层68的掺杂水平低于上述实施例中N-外延层18所用的掺杂水平。然后，制备沟槽并且沉积和刻蚀氧化层84之后，如图5F所示，通过额外的N-基极植入工艺，在所有的沟槽附近制备N-基极区62。N-基极植入不需要避开窄沟槽的底部。驱动工艺之后，在所有的沟槽周围制备N-基极区62。N-基极区62的掺杂水平高于N-外延层68的掺杂水平。虽然，宽沟槽中制备隔离结构的地方也引入了N-基极植入物，但后续的P+自动掺杂和驱动，以及重掺杂P+掩埋层将克服N-基极植入物。因此，隔离沟槽的N-基极植入不需要掩膜工艺。N-基极植入和驱动之后，沉积多晶硅等后续的工艺步骤可以参照上述图5G至5J所示的方式进行。因此，所制成的横向PNP晶体管90包括一个横向扩散的窄基极，以获得更高的性能。

在横向PNP晶体管90中，基极包括部分N-外延层68，用两个邻近的N-基极区62之间的距离“d”表示。在这种情况下，窄沟槽之间指定的距离尺寸，保留了N-基极区之间的N-外延层。在图7所示的一个可选实施例中，窄沟槽之间可以使用较小的间距，使N-基极区62相互靠近，横向PNP晶体管的基极中不保留N-外延层。横向PNP晶体管100凭借横向扩散的窄基极，获得高性能。

可选实施例——氮化物掩膜

在上述实施例中，HDP氧化层84形成在外延层上方，掩膜用于制备沟槽。在外延层上保留氧化层84，用于后续的制备工艺，氧化层84作为外延层的绝缘层。依据本发明的一个可选实施例，所用的氮化物掩膜附加了HDP氧化层。使用氮化物掩膜的作用是，保护沟槽的顶部边缘，使覆盖着的多晶硅层中的P-型掺杂物自动扩散最小化。图8A至8J表示依据本发明的一个可选实施例，用于横向PNP双极晶体管的制备工艺的剖面图。

参见图8A至8J，横向PNP晶体管形成在P-型硅衬底10上。在离子植入工艺之前，缓冲氧化层12形成在衬底10的顶面上，以制备P+掩埋层14和N+掩埋层16。利用各自的掩膜和离子植入工艺，制备P+掩埋层14和N+掩埋层16。进行一次或多次退火，驱动植入的掺杂物，从而制成掩埋层，如图8A所示。

然后，除去缓冲氧化层12，在衬底10上制备N-型外延层18，如图8B所示。在一个可选实施例中，N-型外延层18的掺杂水平与N-阱通常使用的掺杂水平相同。在N-外延层18上制备缓冲氧化物。在一些实施例中，如上所述，进行N+沉降片植入工艺，以便形成接触N+掩埋层的N+沉降片。

制备N-外延层18之后，在外延层的缓冲氧化物上沉积一个氮化层102。然后，在氮化层上制备一个厚的氧化物硬掩膜22。首先，形成氧化物硬掩膜22以及氮化层102的图案，限定沟槽在外延层中形成的位置。将氧化物硬掩膜22、氮化层82以及衬垫氧化物向下刻蚀到外延层的硅表面。然后，通过沟槽刻蚀，刻蚀裸露的衬底，构成窄沟槽24，用于形成沟槽发射极和集电极，构成较宽的沟槽26，用于形成沟槽隔离结构，如图8C所示。

然后，除去氧化物硬掩膜22，在硅表面（包括氮化层的顶部以及沟槽的侧壁和底部）上沉积第二氧化层84，如图8D所示。在一个实施例中，第二氧化层84都是高密度等离子（HDP）氧化物。HDP氧化物的沉积使厚氧化层位于沟槽的底部以及外延层上方，而薄氧化层沿沟槽的侧壁。然后，通过增稠工艺，使HDP氧化物致密。

然后，通过短湿氧化物刻蚀，除去沟槽侧壁上的薄氧化层，如图8E所示。通过氧化物刻蚀，氮化层上方和沟槽底部的氧化层84仍然保留，但沟槽侧壁的氧化层84被除去。然后，可以选择进行掩膜和刻蚀工艺，除去沟槽26底部的氧化层84，用于形成隔离结构，如图8F所示。没有被氧化物刻蚀所影响的氮化层102，完整地保留在外延层上方。在这种情况下，氮化层102保护沟槽的顶部边缘，不受多晶硅层后续的自动掺杂影响，从而使渗透到沟槽顶部拐角的过量掺杂物最少。更确切地说，当外延层仅被HDP氧化物覆盖时，氧化物刻蚀会使外延层上方的氧化层从沟槽的顶部拐角开始凹陷，如图5E所示。然后，当在氧化层上方形成重掺杂多晶硅层并且进行自动掺杂时，P+扩散区将进一步延伸到与沟槽侧壁相对的沟槽顶部拐角处的外延层中，如图5I所示。在外延层上方使用氮化层可以避免过量的掺杂物在沟槽的顶部拐角处渗透，这将在下文中详细介绍。

刻蚀HDP氧化层84之后，沉积多晶硅层86，填充沟槽24、26，并且在氧化层84上方制备多晶硅层，如图8G所示。在本实施例中，多晶硅层86为P+重掺杂多晶硅层。然后，形成多晶硅层86的图案，以制备集电极互连环38以及发射极场板40，如图8H所示。进一步形成多晶硅层86的图案，以制备隔离结构场板42。然后，对整个器件退火，使P+掺杂物从P+重掺杂多晶硅层86开始向外扩散到沟槽24的侧壁及沟槽26的侧壁和底部中，如图8I所示。在窄沟槽24处，由于氧化层84仍然在沟槽的底部，阻止掺杂物在窄沟槽底部向外扩散，因此P+区28仅沿沟槽的侧壁形成。然而，在除去了底部氧化物的宽沟槽26处，P+掺杂物从多晶硅层86开始向外扩散到沟槽的侧壁和底部附近。隔离沟槽26的P+扩散区28延伸到外延层中，与P+掩埋层14合并，构成隔离结构，如图8I所示。

制备P+扩散区28的退火工艺之后，进行横向PNP晶体管的剩余处理工艺。例如，在多晶硅层上沉积一个电介质层（例如BPSG层）44，形成集电极、发射极以及衬底接触开口的图案。通过金属沉积和形成图案，制备到PNP晶体管的发射极、集电极以及基极的接头。因此，所形成的横向PNP晶体管更加耐用，并且免受不必要的寄生衬底传导的影响。此外，发射极场板40覆盖着基极区，作为基极区的静电屏蔽，有提高晶体管电流增益的作用。因此，所制备的横向PNP双极晶体管很稳固，同时具有很高的性能。

（3）多个外延层中的横向PNP

依据本发明的另一个方面，利用相同导电类型的多个外延层，制备带有深发射极和深集电极区的横向双极晶体管。图9A至9D表示依据本发明的可选实施例，制备横向PNP晶体管的工艺步骤的剖面图。参见图9A至9D，横向PNP晶体管形成在P-型硅衬底200上。在离子植入之前，缓冲氧化层202形成在衬底200的顶面上，以制备P+缓冲层204和N+缓冲层206。P+掩埋层204，也称为“上ISO”（上隔离）区，参见隔离结构的掩埋层扩散，并与重叠的扩散区合并。利用各自的掩膜及离子植入工艺，制备P+上ISO层204以及N+掩埋层206。通过一次或多次退火，驱动植入的掺杂物，从而构成P+ 上ISO（P+ISO UP）及N+掩埋层，如图9A所示。

然后，除去缓冲氧化层202，并且在衬底200上制备第一N-型外延层210，如图9B所示。衬垫氧化层212生长在第一外延层210上。然后，通过掩膜工艺，限定P+掩埋层214的区域。利用P-型掺杂物（例如硼）进行离子植入工艺，制备P+掩埋层214，如图9B所示。一个或多个P+掩埋层214在垂直方向上与P+ 上ISO层204对齐。可以选择进行退火。在一些实施例中，通过掩膜和高剂量的磷离子植入工艺，制备重掺杂N-型区的N+沉降片（图中没有表示出），以便接触N+掩埋层206，如上所述。N+沉降片是可选的，在本发明的一些实施例中，可以省略。

然后，除去衬垫氧化层212，并且在第一外延层210上制备第二N-型外延层220，如图9C所示。在第二外延层220上生长一个衬垫氧化层222。然后，通过另一次掩膜工艺，限定P+沉降区（P+ Sinker）224的区域。利用P-型掺杂物（例如硼）进行离子植入工艺。对于很深的离子植入，要用高剂量的P+沉降片植入工艺，如图9C所示。P+沉降区224在垂直方向上与P+掩埋层214对准。在一些实施例中，通过掩膜和高剂量的磷离子植入工艺，制备N+沉降片（图中没有表示出），以便接触形成在第一外延层中的N+沉降片。N+沉降片是可选的，在本发明的一些实施例中，可以省略。

然后，将含有第一和第二外延层210、220的半导体器件退火，并将从P+ 上ISO层204、P+掩埋层214以及P+沉降区224植入的掺杂物扩散，使垂直方向上对准的植入区相互合并，如图9D所示。更确切地说，P+沉降区224a与P+掩埋层214a合并，以构成连续的P+区，用于制备横向PNP晶体管的发射极230。P+沉降区224b与P+掩埋层214b合并，以构成连续的P+区，用于制备横向PNP晶体管的集电极232。当集电极作为发射极周围的环时，P+沉降区224c和P+掩埋层214c可以连接到或作为P+沉降区224a和P+掩埋层214a周围的一个环区。最终，P+沉降区224d与P+掩埋层214d合并，并且进一步与P+ 上ISO区204d合并，以构成一个连续的P+区，可以用于制备横向PNP晶体管的隔离结构234。

然后通过电介质沉积、接触掩膜和刻蚀，以及接头金属化等后续的处理工艺，完成横向PNP晶体管。

因此，无需使用沟槽，就可以制备带有深发射极和深集电极区的横向PNP晶体管。在本实施例中，利用两个N-型外延层，制备横向PNP双极晶体管。在其他实施例中，可以在衬底上连续制备三个或多个N-型外延层，以构成深发射极和集电极区。每个N-型外延层都包括重掺杂P+区，在垂直方向上与形成在邻近的外延层中的P+区对齐，使所有的垂直对齐的P+区都在退火后合并到单独的垂直扩散区中。以这种方式，形成了带有深发射极和深集电极区的横向PNP晶体管。

（4）带有栅极结的沟槽PNP

图10表示依据本发明的一个实施例，横向沟槽双极晶体管的剖面图。参见图10，横向双极晶体管300形成在P-型衬底302上，N-型掩埋层（NBL）304形成在上面。N-型外延层306形成在P-型衬底302上。沟槽308、310形成在外延层306中，并用P+掺杂多晶硅或金属填充。当沟槽被P+掺杂多晶硅填充时，后续退火过程中向外扩散的P-型掺杂物，在沟槽附近构成P+扩散区312和314。栅极多晶硅316，被栅极氧化层与N-外延层306分开，形成在两个沟槽之间的N-外延层上方。电介质层形成在栅极多晶硅上方，并且制成到沟槽的接头。

这样一来，沟槽308、310构成横向PNP晶体管的发射极和集电极端。更确切地说，发射极形成在沟槽308中，而集电极形成在沟槽310中。基极形成在N-外延层306中，到基极的接头可以穿过N+沉降片到N+掩埋层304。

在一个实施例中，栅极多晶硅316短接至发射极，使栅极多晶硅作为基极区的场板。在另一个实施例中，用作栅极控制器的栅极多晶硅316提供击穿电压调谐。更确切地说，可利用栅极控制器改变发射极到栅极的击穿电压。

（5）合并的横向PNP和LDMOS

图11表示依据本发明的一个实施例，带有LDMOS晶体管的合并横向PNP双极晶体管的剖面图。参见图11，横向双极晶体管400形成在P-型衬底402上，N-型掩埋层404形成在上面。N-外延层406形成在P-型衬底402上。高压P-阱（HVPW）420形成在N-外延层406中，以构成LDMOS晶体管的漂流区。高压P-阱420的掺杂浓度低于标准的P-阱，使P-阱能够承受高电压。场氧化层418形成在N-外延层的顶面上，以及P-阱410中。

沟槽408形成在外延层406中，而另一个沟槽410形成在高压P-阱420中，在场氧化层418的远端。然后，都用P+掺杂多晶硅或金属填充这两个沟槽。

当沟槽被P+掺杂多晶硅填充时，后续退火过程中向外扩散的P-型掺杂物，在沟槽附近构成P+扩散区412和414。栅极多晶硅416，被栅极氧化层与N-外延层406分开，形成在沟槽408开始的N-外延层上方、P-阱420上方以及场氧化层418上方。电介质层形成在栅极多晶硅上方，并且制成到沟槽的接头。

这样一来，沟槽408、410构成横向PNP晶体管的发射极和集电极端。更确切地说，发射极形成在沟槽408中，而集电极形成在沟槽410中。基极形成在N-外延层406中，到基极的接头可以穿过N+沉降片到N+掩埋层404。LDMOS晶体管通过栅极多晶硅416构成，发射极端作为源极，集电极端作为漏极。LDMOS晶体管的作用是提高发射极/源极到栅极的击穿电压。

上述详细说明用于解释说明本发明的典型实施例，并不作为局限。本发明范围内可能存在各种修正和变化。本发明的范围应由所附的权利要求书限定。