一种通过局部冗余减少敏感配置比特的抗辐射容错FPGA电路设计方法

摘要

本发明属于集成电路领域，涉及一种通过局部冗余减少敏感配置比特的抗辐射容错FPGA电路设计方法。本发明根据FPGA所配置电路中对辐射错误敏感的互连配置比特和逻辑功能配置比特的数量，计算FPGA所配置电路的故障概率。采用传统FPGA布局布线算法，在满足面积时序等约束条件下，以此故障概率为目标函数，寻找故障概率最小的布局布线解，如果布局布线后的FPGA配置电路故障概率大于预先要求的故障率，则以逐渐扩大的方式对局部电路模块进行三模冗余配置并重新布局布线，直到新配置电路的故障概率小于预先要求的故障率为止。本发明可减少FPGA中对辐射错误敏感的逻辑功能配置比特和互连配置比特数量，从而降低故障概率，与传统的三模冗余方案相比，可以较小的面积和功耗开销，实现低于预定故障率的FPGA电路。