首页> 外文OA文献 >Soft-Error Resilient and Margin-Enhanced N-P Reversed 6T SRAM Bitcell

【2h】

Soft-Error Resilient and Margin-Enhanced N-P Reversed 6T SRAM Bitcell

机译：软错误弹性和余量增强的N-P反向6T SRAM位单元

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yoshimoto Shusuke; Kawaguchi Hiroshi; Yoshimoto Masahiko;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Simulation and Experimental Evaluation of a Soft Error Tolerant Layout for SRAM 6T Bitcell in 65nm Technology [J] . Li Lixiang, Li Yuanqing, Wang Haibin, Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2015,第5a6期

机译：65nm技术中SRAM 6T位单元的软容错布局的仿真和实验评估
2. An SEU-Resilient SRAM Bitcell in 65-nm CMOS Technology [J] . Chen Qingyu, Wang Haibin, Chen Li, Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2016,第3期

机译：采用65 nm CMOS技术的SEU弹性SRAM位单元
3. Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure [J] . Shusuke YOSHIMOTO, Takuro AMASHITA, Shunsuke OKUMURA, IEICE Transactions on Electronics . 2012,第10期

机译：具有分开的字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局
4. Tunneling Transistor based 6T SRAM Bitcell Circuit Design in Sub-10nm Domain [C] . Nahid Hossain, Arif Iqbal, Hemanshu Shishupal, IEEE Pulsed Power Conference . 2017

机译：基于隧道晶体管的SUR-10nm域的6T SRAM位电路设计
5. Performance Analysis of 7nm FinFET Based 6t SRAM Cell – Transient and DC Analysis [D] . Khan, Sheebasamreen. 2021

机译：基于7NM FinFET的6T SRAM细胞瞬态和DC分析性能分析
6. Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure [O] . Yoshimoto Shusuke, Amashita Takuro, Okumura Shunsuke, 2012

机译：具有分开的字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局

Soft-Error Resilient and Margin-Enhanced N-P Reversed 6T SRAM Bitcell

著录项

引文网络

相似文献

相关主题

期刊订阅