首页> 外文OA文献 >Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

【2h】

Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

机译：具有分开的字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yoshimoto Shusuke; Amashita Takuro; Okumura Shunsuke; Kawaguchi Hiroshi; Yoshimoto Masahiko;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure [J] . Shusuke YOSHIMOTO, Takuro AMASHITA, Shunsuke OKUMURA, IEICE Transactions on Electronics . 2012,第10期

机译：具有分开的字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局
2. A 0.506-pJ 16-kb 8T SRAM With Vertical Read Wordlines and Selective Dual Split Power Lines [J] . Lu Lu, Yoo Taegeun, Le Van Loi, IEEE transactions on very large scale integration (VLSI) systems . 2020,第6期

机译：一个0.506-PJ 16-KB 8T SRAM，具有垂直读字线和选择性双拆分电源线
3. Simulation and Experimental Evaluation of a Soft Error Tolerant Layout for SRAM 6T Bitcell in 65nm Technology [J] . Li Lixiang, Li Yuanqing, Wang Haibin, Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2015,第5a6期

机译：65nm技术中SRAM 6T位单元的软容错布局的仿真和实验评估
4. Multiple-bit-upset and single-bit-upset resilient 8T SRAM bitcell layout with divided wordline structure [C] . Yoshimoto S., Amashita T., Kozuwa D., 2011 IEEE 17th International On-Line Testing Symposium . 2011

机译：具有分割字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局
5. Multiple-bit-upset and single-bit-upset resilient 8T SRAM bitcell layout with divided wordline structure [O] . S. Yoshimoto, T. Amashita, D. Kozuwa, 2011

机译：具有划分字线结构的多个比特骤降和单位镦粗弹性8T SRAM位点布局

Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

著录项

引文网络

相似文献

相关主题

期刊订阅