机译:叠层FinFET结构中栅极条纹引起的势垒降低及其优化
机译:基于TCAD仿真的基于30 nm栅极长度FinFET的LNA优化栅源/漏重叠
机译:具有栅极-源极/漏极重叠的双栅极FinFET的设计优化和性能预测
机译:角间隔器设计可优化具有栅-源/漏重叠的多栅InGaAs-OI FinFET的性能
机译:10纳米以下鳍片的不对称重叠优化,可实现节能逻辑和强大的存储器。
机译:基于射频/模拟电路的非对称漏极扩展Dual-kk Trigate叠底FinFET
机译:扇形栅极FinFET结构的优化