机译:在65nm CMOS中为1.45 GHz全数字扩频时钟发生器,用于无同步SOC应用
机译:基于计数器的全数字扩频时钟发生器,可在65nm CMOS中大幅降低EMI
机译:具有65nm CMOS技术的输出时钟相位对准的宽范围全数字占空比校正器
机译:由65nm CMOS的数字标准单元库合成的全数字PLL
机译:用于频率合成的Bang-Bang全数字PLL
机译:对两个饥饿,一天特定时间的神经孢霉的文库表达序列标签的分析揭示了新的时钟控制基因。
机译:全数字pLL时钟倍频器
机译:采用10单元库的全数字基带65nm pLL / FpLL时钟倍频器。