Digital systems; Sampled data systems; Analog circuits; Design analysis; High frequencies; Clocks; Vibration; Tuning; Oscillators; Multipliers; Libraries;
机译:在65nm CMOS中为1.45 GHz全数字扩频时钟发生器,用于无同步SOC应用
机译:基于计数器的全数字扩频时钟发生器,可在65nm CMOS中大幅降低EMI
机译:具有65nm CMOS技术的输出时钟相位对准的宽范围全数字占空比校正器
机译:10.7在65nm CMOS中使用全数字连续频率跟踪环路的6.75至8.25GHz 2.25mW 190fs
机译:用于频率合成的Bang-Bang全数字PLL
机译:全数字pLL时钟倍频器
机译:采用10单元库的全数字基带65nm pLL / FpLL时钟倍频器