混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ－セル特性及びメモリ性能の評価結果

摘要

Floating body transistor cell(FBC)と名づけたセルサイズ0.21 μm{sup}2のSOI上の1トランジスタゲインセルを使った288 Kbitメモリ設計について紹介すると同時に、セルの基本特性とこのメモリチップの性能に関する評価結果を述べる。 メモリアレー内の"1"データセル及び"0"データセルの閾値電圧をdirect access test circuitにより測定した。 また、96 Kbitアレーのフェイルビットマツプも取得することが出来た。 センス方式はプロセスや温度の変動によるセル特性のばらつきをcommon mode noiseとして補償しキャンセルするように設計されている。 このセンスアンプの動作が確認出来、100 ns以内のアクセス時間を達成することが示された。 データ保持時間の測定から将来の混載DRAMのメモリセル候補として有望であることが実証された。