PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム

摘要

近年の回路の高速化に伴い，信号の伝搬遅延を高い精度で実現することが求められている．プリント基板（PCB）の配線設計においては配線長を制御することにより所望の伝搬遅延を実現する．本稿は，接続要求が端子間には与えられず，2つの端子集合の間に与えられる集合対間配線問題おいて，配線長をできる限り精密に制御することを目的とし，総配線長最小の条件のもとで効率的に配線長差を削減するアルゴリズムを提案する．