アナログCMOS回路の耐圧検証技術

摘要

アナログCMOS（Complementary Metal Oxide Semiconductor）回路設計では，印加電圧に対して素子の耐圧が不足しないことを，回路検証時に検証波形で目視確認していた。しかし，近年では集積化が進み，多くの電源回路の集積化が必要となり，素子数が増え，耐圧の異なる素子の種類が増大しているため目視確認漏れで素子の耐圧不足による不具合流出の懸念があった。