基于多模拟器协同模拟的微处理器验证技术研究

摘要

随着通用高性能微处理器进入多核时代，处理器芯片的设计规模大大增加，随之而来的是功能验证复杂度的急剧提升，开发一种可以快速定位设计错误的验证平台，对缩短处理器的上市时间具有至关重要的作用。
　　本文设计并实现了一种基于Verilog模拟器与C模拟器协同模拟的微处理器验证平台BugFinder。该平台利用GEM5模拟器实现了待验证微处理器的参考模型，并通过SystemVerilog DPI接口将待验证微处理器的RTL模型与GEM5参考模型相连。通过在RTL和GEM5上运行相同的测试程序，并比较每条指令的执行结果，当RTL设计错误被触发时，可以快速准确的定位到出错现场。
　　本文的主要工作如下：
　　1.提出了一种RTL和C模型协同模拟验证的框架。分析了协同模拟的基本理论、总体架构、同步需求、通信方法等。
　　2.在所提出的框架基础上，设计了一个微处理器协同模拟验证的原型系统。该系统包含GEM5参考模型、RTL信息提取模块、控制模块等。重点介绍了RTL信息提取、通信机制、同步方法等。
　　3.通过处理器实际验证过程和RTL错误注入两种方法测试了BugFinder平台的有效性。结果显示BugFinder平台可以快速定位到错误现场，有效缩短了错误调试的时间。

目录

声明

第一章 绪论

1.1 研究背景与研究意义

1.2 国内外研究现状

1.3 主要研究内容

1.4 论文结构

第二章 协同验证平台BugFinder的总体设计

2.1 协同模拟技术的理论基础

2.2 协调模拟的需求分析

2.3 协调模拟的总体设计

2.4 本章小结

第三章 RTL信息提取模块设计

3.1 BugFinder平台支持的处理器结构

3.2 待测处理器RTL模型介绍

3.3 DPI信息提取基本方法

3.4 DPI信息提取模块的实现

3.5 本章小结

第四章 GEM5参考模型设计

4.1 GEM5模拟器简介

4.2 GEM5参考模型的实现

4.3 本章小结

第五章 控制模块设计

5.1 控制模块介绍

5.2Trace Buffer的实现

5.3 Control-Centerr的实现

5.4 本章小结

第六章 协同验证平台BugFinder的测试

6. 1测试环境

6. 2测试方案设计

6.3 测试结果及其分析

6.4 本章小结

第七章 总结与展望

7.1 课题工作总结

7.2 未来工作展望

致谢

参考文献

作者在学期间取得的学术成果