机译:一种针对嵌入式内核的内部和边界扫描攻击的安全测试包装设计
GIEE, National Taiwan University, Taipei, Taiwan;
Design for testability; scan; security;
机译:包装扫描链设计,用于嵌入式内核的快速和低功耗测试
机译:功率约束下具有多个时钟域的嵌入式内核的测试封装设计和优化
机译:基于嵌入式内核的SoC测试的可重新配置访问包装的设计
机译:IEEE 1500用于嵌入式IP核心的兼容安全测试包装器
机译:扩展的纯合子评分测试,可检测全基因组扫描中的阳性选择
机译:在基于钥匙的安全音频数据隐藏方案上以基于熵的嵌入攻击的体积攻击强大
机译:具有多个时钟域的嵌入式核心功率约束下的测试包装设计与优化