机译:5 Gb / s的2.67 mW / Gb / s数字时钟和数据恢复以及使用时抖动Delta-Sigma调制器的混合抖动
Department of Electrical Engineering and Computer Science, Korea Advanced Institute of Science and Technology, Daejeon 305-701, Korea.;
Delta-sigma modulator (DSM); Delta???sigma modulator (DSM); digital clock and data recovery (CDR); digitally controlled oscillator (DCO); high-speed serial link; hybrid dithering; loop delay; resolution; time-dithered DSM (TDDSM); time-dithered DSM (TDDSM).;
机译:利用耦合网络降低DCO电源噪声敏感性的5 Gb / s数字时钟和数据恢复电路
机译:利用混合模拟/数字环路滤波器和全数字无参考频率采集的2.5 Gb / s多速率0.25-μmCMOS时钟和数据恢复电路
机译:利用混合模拟/数字环路滤波器和全数字无参考频率采集的2.5 Gb / s多速率0.25-μmCMOS时钟和数据恢复电路
机译:具有伪随机抖动的数字δ-Sigma调制器的有效(无匹配)抖动
机译:基于1-16 GB / S的全数字阶段内插器的时钟和数据恢复电路及深亚微米CMOS晶体管在低温温度下的可靠性研究
机译:具有2.4Ghz时钟速率的100Mhz带宽80dB动态范围连续时间Δ-Σ调制器
机译:用于PONS中的突发模式应用的25 GB / s的全数字时钟和数据恢复电路