机译:用于超低压操作的256kb 65nm亚阈值SRAM设计
SRAM chips; integrated circuit design; integrated circuit testing; low-power electronics; 256 kbit; 65 nm; SRAM test chip; low-voltage memory; low-voltage operation; sub-threshold SRAM design; ultra-low-voltage operation; voltage scaling; Low-voltage memory; sub-thre;
机译:用于超低压操作的256kb 65nm亚阈值SRAM设计
机译:采用有源钳位睡眠晶体管的65nm CMOS工艺中的256-Kb Dual-$ {V} _ {rm CC} $ SRAM构造模块
机译:采用有源钳位睡眠晶体管的65nm CMOS工艺中的256Kb双VCC SRAM构造块
机译:利用动态背偏置实现超低压操作的3D单片标准单元和SRAM共同优化设计技术
机译:深亚微米SRAM设计,可实现超低泄漏待机操作。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:32NM设计中传统SRAM设计的DTMOS单位子阈值SRAM的设计与分析