机译:低电容ESD保护设计,用于130nm CMOS工艺中的高速I / O接口
Nanoelectvonks and Gigascale Systems Laboratory, Institute of Electronics, National Chiao-Tung University, No. 1001, Ta-Hsueh Rd., Hsinchu City, Taiwan;
Nanoelectvonks and Gigascale Systems Laboratory, Institute of Electronics, National Chiao-Tung University, No. 1001, Ta-Hsueh Rd., Hsinchu City, Taiwan Department of Electronic Engineering, I-Shou University, No. 1. Sec. 1, Syuecheng Rd., Dashu Township, Kaohsiung County, Taiwan;
机译:集成电路中高速/高频I / O接口的低电容ESD保护设计
机译:在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
机译:在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
机译:用于130nm CMOS过程中Giga-Hz高速I / O接口的ESD保护设计
机译:CMOS技术中的宽带射频集成电路的设计和ESD保护。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路