机译:集成电路中高速/高频I / O接口的低电容ESD保护设计
Nanoelectronics and Gigascale Systems Laboratory, Institute of Electronics, National Chiao-Tung University, 1001 TA-Hsueh Road, Hsinchu, Taiwan.;
机译:低电容ESD保护设计,用于130nm CMOS工艺中的高速I / O接口
机译:有源ESD保护电路设计,针对CMOS集成电路中的充电设备模型ESD事件
机译:跨电源域ESD应力的独立电源域之间接口电路的有源ESD保护设计
机译:CMOS集成电路中高频I / O应用的低电容焊盘设计
机译:高频混合信号集成电路中ESD可靠性的设计。
机译:带有集成动脉管路过滤器的心肺旁路回路的总空气栓塞去除:电路设计的比较
机译:考虑集成电路中高速/高频I / O接口的低电容EsD保护设计
机译:用于VLsI / VHsIC(超大规模集成电路/超高速集成电路)的高级封装应用:电气,热学和机械方面的考虑 - IR&D报告