Concurrent checking; self-checking circuits; time redundancy; soft errors; timing faults; deep submicron scaling; fail-safe circuits; hardware fault tolerance.;
机译:使用Dong编码的Check bit预测方案用于VLSI处理器中的并发错误检测
机译:使用Dong编码的Check bit预测方案用于VLSI处理器中的并发错误检测
机译:并发检查逻辑[审查“并发检查的新方法(Goessel,M。等,2008)”
机译:可控的自我检查检查器,用于条件并发检查
机译:通过混合和分布式分析提高并发Java代码的定向模型检查的可伸缩性。
机译:III阶段非小细胞肺癌免疫疗法的进展:将免疫检查点抑制剂与化学疗法同时移动到前线?
机译:用于VLSI布局设计规则检查的基于边端的可配置硬件架构
机译:VLsI电路的基于角的几何布局规则检查。