机译:基于高性能层次的并行符号乘法器的实现,用于密码系统
Bannari Amman Inst Technol Dept Elect & Commun Engn Erode 638401 Tamil Nadu India;
Bannari Amman Inst Technol Dept Elect & Commun Engn Erode 638401 Tamil Nadu India;
Application specific integrated circuits (ASIC); computer arithmetic; field programmable gate array (FPGA); hierarchy multiplication; modular arithmetic; signed integers; signed multiplier;
机译:改进的Bitslice实现:椭圆曲线密码系统的并行软件实现
机译:改进的Bitslice实现:椭圆曲线密码系统的并行软件实现
机译:改进的Bitslice实现:椭圆曲线密码系统的并行软件实现
机译:使用改良的Booth算法和符号推演算法的高性能32位并行乘法器
机译:混合串行并行乘法器的FPGA实现比较。
机译:通过在具有多处理器的嵌入式系统上执行并行计算来实现混沌密码系统
机译:阵列混合乘法器与修改的布斯乘法器:比较签名的Radix-4架构的布局实现的面积和功耗