基于单FPGA的并行矩阵乘法器及其实现方法

摘要

本发明提供基于单FPGA的并行矩阵乘法器，解决现有矩阵乘法器控制复杂且不能对实时数据进行流水式处理的问题；并提供该矩阵乘法器的实现方法。该矩阵乘法器，包括计算单元PE、数据输入接口、参数配置模块、寄存器组、输出模块、数据输出接口；该矩阵乘法器的实现方法，包括以下步骤：（1）在参数配置模块中输入N、M、R三个参数；（2）输入矩阵A和矩阵B；（3）设置MODE_CLASS参数控制矩阵C的输出模式；（4）将矩阵A和矩阵B输入到PE阵列中进行乘加计算；（5）寄存器组接收计算结果，并按照MODE_CLASS参数将该计算结果输出；（6）输出模块将计算结果并分解成矩阵C；（7）输出矩阵C。本发明通过修改参数生成对应的阵列结构，实现数据的并行化流水处理。