机译:YaNoC:另一个片上网络仿真加速引擎,支持使用FPGA的拥塞感知自适应路由
Natl Inst Technol Karnataka Dept Comp Sci SPARK Lab Mangalore 575025 Karnataka India;
Network on Chip; NoC; BookSim; FPGA; simulation acceleration; custom topology;
机译:基于无线网络上无线路由器网络负载的自适应拥塞感知路由算法
机译:无线片上网络中基于时间间隔的负载均衡拥塞感知路由算法
机译:基于无线网络中的时间间隔的负载平衡拥塞感知路由算法
机译:YaNoC:另一个使用FPGA的片上网络仿真加速引擎
机译:在FPGA上加速多主体仿真。
机译:FPGA仿真引擎用于神经微电路的定制构造
机译:用于自适应硬连线FPGA网络的协同虚拟通道路由器