Field programmable gate arrays; Topology; Routing; Hardware design languages; Network topology; Software; Generators;
机译:YaNoC:另一个片上网络仿真加速引擎,支持使用FPGA的拥塞感知自适应路由
机译:利用硬块的基于FPGA网络的片上仿真框架
机译:NoC-DPR:一种新的仿真工具,利用基于片上网络(NoC)的FPGA上的动态部分重配置(DPR)
机译:Yanoc:使用FPGA的另一个网络上仿真加速引擎
机译:在FPGA上加速多主体仿真。
机译:FPGA仿真引擎用于神经微电路的定制构造
机译:基于片上网络的稀疏矩阵向量乘法的FPGA加速