机译:基于CNT的VLSI互连的优化技术-综述
VIT Univ, Sch Elect Engn, Vellore 632014, Tamil Nadu, India;
VIT Univ, Sch Elect Engn, Vellore 632014, Tamil Nadu, India;
Interconnect; buffer; repeater insertion; delay; crosstalk; VLSI;
机译:可变温度对混合 - MWCNT,MWCNT和SWCNT纳米结构性能的影响,作为高性能VLSI-IC设计的互连
机译:混合CNTS和MWCNTS作为深层亚微米技术节点VLSI互连的比较分析
机译:辐照诱导盲混合CNT束耦合VLSI互连的性能分析
机译:全球VLSI互连中的多壁CNT的优化延迟和功率性能
机译:高性能低功耗CMOS VLSI互连的设计和优化。
机译:IMPT优化技术之间基于LET的生物剂量的差异:稳健和基于PTV的优化
机译:VLSI应用的金属CNT互连的建模与性能分析