机译:采用两相绝热动态逻辑(2PADL)的低功耗VLSI电路设计
VIT Univ, Sch Elect Engn, Madras 600127, Tamil Nadu, India;
VIT Univ, Sch Elect Engn, Madras 600127, Tamil Nadu, India;
Low power VLSI design; energy recovery circuits; sinusoidal clocked adiabatic circuits; low power CLA adder; energy recovery flip-flop; low power arithmetic circuits using quasi-static energy recovery circuits;
机译:低功耗VLSI设计的绝热逻辑电路性能评估
机译:具有低功耗Cmos Vlsi电路的高效嵌入式逻辑的双动态触发器设计
机译:采用自举技术的低压低功耗VLSI 0.8 V CMOS绝热差分开关逻辑电路
机译:低功率VLSI电路设计和使用FinFET进行功率优化的新型绝热逻辑
机译:超低功耗,单时钟功率绝热电路逻辑。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:用于低功耗Cmos Vlsi电路的高效嵌入式逻辑双动态触发器设计
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计